Материал: Цифровые элементы и узлы. лабораторный практикум. Тюрин С.В
Рис. 3.13. Варианты генераторов прямоугольных импульсов
а) на трех инверторах; б) с тремя ОС
В в качестве генераторов можно использовать триггерные схемы с емкостными ОС (триггер тоже кольцевая схема). Типичный пример такого генератора приведен на рис. 3.14. Использование триггерных схем позволяет уменьшить количество внешних связей и увеличить стабильность частоты. Частота генерации задается постоянной времени цепи RC.
Рис. 3.14. Генератор прямоугольных импульсов та D триггере
3.9. Автогенераторы с кварцевым резонатором
При реализации цифровых устройств очень важно обеспечить высокую стабильность частоты генератора, т.е. способность сохранять частоту генерации неизменной при изменении температуры, напряжения питания и/или других параметров схемы. Обычные автоколебательные генераторы обладают достаточно низкой стабильностью (f1 – f0)/f0, - где f1 и f0 начальное и конечное значение частоты генерации при изменении, например, температуры. Общеупотребительным способом повышения стабильности частоты является использование кварцевых резонаторов. Кварцевое резонаторы могут включатся как и колебательные LC - контуры, в схемы с использованием параллельного или последовательного резонансов (рис. 3.15 а и б соответственно).
Рис. 3.15. Обобщенные схемы кварцевых генераторов прямоугольных импульсов:
а) схема использующая параллельный резонанс;
б) схема использующая последовательный резонанс
Практические схемы генераторов базируются на одной из приведенных выше схем с учетом конкретных требований входных/выходных цепей. Так на рис. 3.16 приведена схема генератора, который может быть реализовать на МДП/КМДП (параллельный резонанс), а на рис. 3.17 схема с использованием последовательного резонанса и ТТЛ.
Рис. 3.16. Схема кварцевого генератора, обычно
реализуемого на элементах МДП (КМДП)
Рис. 3.17. Схема кварцевого генератора, обычно
реализуемого на элементах ТТЛ
Особенностью кварцевых генераторов является работа усилительных (цифровых) элементов в линейном режиме, что определяется использованием резистивной ОС. Частоты, генерируемые схемами, задаются параметрами кварцевого резонатора и в значительно меньшей степени параметрами остальных элементов схемы.
4. Лабораторная работа №4
ТЕМА: Риски сбоя в комбинационных схемах.
ЦЕЛЬ РАБОТЫ: Изучение причин возникновения рисков сбоя в комбинационных схемах и получение практических навыков по прогнозированию их возникновения и борьбы с ними.
ЗАДАНИЕ НА ЛАБОРАТОРНУЮ РАБОТУ: Исследовать схемотехнику микросхемы 155 ИД 4 на предмет возможных возникновений рисков сбоя. С помощью теоретически построенной временной диаграммы спрогнозировать моменты возникновения рисков сбоя. Исследовать с помощью лабораторной установки «Схемотехника ЭВМ» микросхему 155 ИД 4 и убедиться в правильности (или ложности) своего прогноза. В случае расхождения теоретических построений и результатов экспериментов уточнить свои теоретические знания и устранить возникшие противоречия.
В качестве входных сигналов для микросхемы 155 ИД 4 использовать сигналы D0…D3. Предложить способ стробирования выходов дешифратора.
4.1. Краткие теоретические сведения
Задержки в элементах логической схемы и межсоединениях ограничивают быстродействие схемы и могут явиться причиной появления на выходе комбинационной схемы кратковременных ложных сигналов, называемых рисками сбоя. Различают статические и динамические риски сбоя [4,5].
Статический риск сбоя возникает, когда состояние выхода по логике работы схемы должно оставаться неизменным, но происходит его кратковременное изменение (рис. 4.1, 4.2). Кратковременное изменение состояние выхода типа 1 – 0 – 1 называется статическим 1- риском сбоя, а кратковременное изменение состояния выхода типа 0 – 1 – 0 – статическим 0-риском сбоя. Возможность появления в проектируемой схеме ложных переходов типа 1 – 0 – 1 или 0 – 1 – 0 может быть обнаружена на этапе минимизации логической функции.
Рис. 4.1. Статический 1-риск сбоя :
а
)
на элементе ИЛИ; б) на элементе
И-НЕ
а) б)
Рис. 1.2. Статический 0-риска сбоя:
а – на элементе И; б – на элементе ИЛИ-НЕ.
Рис. 4.2. Статический 0 - риска сбоя:
а) на элементе И; б) – на элементе ИЛИ-НЕ
Пример 1. Функция Y = f (A, B, C) задана на карте Карно. Спроектировать схему, реализующую функцию Y.
BC
00 01 11 10
0 0 0
A
1 0 0
Решение. Выполнив склеивание указанных на карте ячеек, получим функцию Y в форме КНФ.
(4.1)
Из анализа выражения (4.1) видим, что если
B = C = 0, то
.
Выражение
является условием появления в схеме
0-риска сбоя, что подтверждается
временной диаграммой работы (рис.4.3 б)
синтезированной логической схемы
(рис.4.3 б), реализующей логическую функцию
(4.1).
Рис. 4.3. Логическая схема а), синтезированная в соответствии с (4.1), и временная диаграмма её работы б)
Чтобы спроектировать логическую схему, гарантированную от появления в ней статического 0-риска сбоя, необходимо при минимизации исходной функции склеивать все соседние группы ячеек, как это показано на рисунке.
BC
00 01 11 10
0 0 0
A
1 0 0
(4.2)
В результате появляется дополнительный
сомножитель
в ранее полученной КНФ вида (4.1), что не
приводит к изменению значений функции,
но гарантирует от появления 0-риска
сбоя. Действительно, при B = C = 0
получим:
Таким образом, в синтезированной по (4.2) логической схеме отсутствуют 0-риска сбоя.
Пример 2. Функция Y = F (A, B, C) задана на карте Карно. Спроектировать схему, реализующую функцию Y.
BC
00 01 11 10
0 1 1
A
1 1 1
Решение. Выполнив минимизацию исходной функции, получим ДНФ вида
(4.3)
Подставив в (4.3) значения B = C = 1, получим
.
Это выражение является условием появления
статического 1-риска сбоя. Рисунки,
приведённые ниже, иллюстрируют
обнаружение в синтезированной схеме
статического 1-риска сбоя.
Рис. 4.4. Логическая схема а), синтезированная в соответствии с (4.3), и временная диаграмма её работы б)
Для его устранения необходимо провести минимизацию исходной функции, как показано на рисунке.
BC
00 01 11 10
0
1 1
A
1
1 1
