Материал: Функциональные узлы цифровой электроники. методические указания к выполнению лабораторных работ № 1-4 по дисциплине Цифровая электроника. Герасимов М.И

В. На практике выбран третий путь синтеза – по приоритетной таблице функционирования. При этом чисто договорно задают, какой вход имеет приоритет над остальными (обычно вход с большим номером – над всеми входами с меньшими номерами). Тогда таблица функционирования будет иметь вид:

__ __ __ __ __ __ __

X₁ X₂ X₃ X₄ X₅ X₆ X₇ А₂ А₁ А₀

1 1 1 1 1 1 1 0 0 0

0 1 1 1 1 1 1 0 0 1

Ф 0 1 1 1 1 1 0 1 0

Ф Ф 0 1 1 1 1 0 1 1

Ф Ф Ф 0 1 1 1 1 0 0

Ф Ф Ф Ф 0 1 1 1 0 1

Ф Ф Ф Ф Ф 0 1 1 1 0

Ф Ф Ф Ф Ф Ф 0 1 1 1

Здесь знак Ф означает произвольное, несущественное для функционирования устройства значение аргумента. Видно, что в этом варианте нужно создавать вдвое меньше логических произведений (по 6-5-4..1-0 штук) и для А₀, например, логическое уравнение будет иметь вид:

(2.4)

Соответствующие уравнения для А₁ и А₂ студентам следует составить самим. С точки зрения затрат это означает, что нужно 6 схем приоритета: одна с шестью входами, одна с пятью и т.д., т.е. схема остается громоздкой. Первый путь ее упрощения – использовать одни и те же конъюнкции многократно, т.е. построить схему последовательного логического умножения с промежуточными отводами (нарисуйте такую схему шифратора). Затраты аппаратных средств составят 8 корпусов с резервом. Недостаток этого решения – разное время прохождения сигнала от X_i до А_j, т.е. наличие критических состязаний второго вида (ложные коды в момент установления нового значения). Второй путь – выявить в формулах А_j лишние вхождения аргументов: ведь если одновременно X₁=1 и X₅=1, то проход X₁ на А₀ блокировать уже не нужно и так далее. База такой минимизации – теорема разложения в инверсном виде (по /8/, формула 1.27):

X_pv f (X_n,..., ,...,X₁)=X_pv f (X_n,...,1,...,X₁). (2.5)

В нашем случае и так далее. Отсюда, последовательно применяя (2.5) к X₇, X₆, X₅, получим

(2.6)

Соответствующая принципиальная схема приведена на рис. 2.2 (условный расход комплектующих составляет 5,25 корпуса).

Рис. 2.2

Схема выполняет заданную функцию и соответствует таблице функционирования, однако, во-первых, четырехвходовые микросхемы ИЛИ не выпускаются промышленностью, во-вторых, разное количество логических элементов между входом и выходом для разных аргументов ведет к критическим состязаниям второго вида (ложные коды низкоприоритетных входов в момент установления новой пары значений). Для получения работоспособной схемы студентам следует самостоятельно переработать схему, приведенную на рис. 2.2. Следует заменить схемы 4ИЛИ на 4НЕ-ИЛИ, ввести инверторы на выходы схем И, а также изменить длину путей от входов до выходов с помощью дополнительных инверторов так, чтобы инверсии высокоприоритетных сигналов приходили на логику раньше, чем низкоприоритетные сигналы. Переработанную схему следует привести в отчете.

2.3. Иные реализации двоичных шифраторов

Возможно использование ПЛМ для реализации шифраторов (см. п. 2.1), но это нецелесообразно, поскольку в настоящее время в составе различных ТТЛ серий выпускается несколько законченных интегральных схем приоритетных шифраторов (ИВ1..ИВ3), УГО, схемы и функциональные возможности которых приведены в литературе /8-12/. Микросхемы ИВ1, ИВ2 помимо основной функции – преобразования кода – выполняют индикацию наличия или отсутствия активных уровней хотя бы на одном из входов. Эти сигналы используются для разрешения работы смежных микросхем (рис. 2.3).

3. Порядок выполнения лабораторной работы

3.1. Предварительное задание

3.1.1. По конспекту лекций и литературным источникам, например /4-8/, изучите материал о составлении СДНФ логической функции и ее преобразовании.

3.1.2. По материалам п.­2.1, конспекту лекций и литературным источникам изучите назначение, принципы построения и функционирования шифраторов.

3.1.3. Изобразите структурную схему шифратора, запишите формулу соотношения количества входов и выходов и составьте таблицу, определив по этой формуле 14 значений а

3.1.4. Составьте заготовку отчета согласно п.­1.2 раздела "Общие положения". Из справочной литературы перенесите в нее УГО интегральной микросхемы К555ЛА1 или К555ЛА6 (с цоколевкой, включая питание).

3.1.5. Составьте в письменной форме план эксперимента по исследованию с помощью МИ бесприоритетного (факультативного) шифратора 7х3 на базе логических микросхем: сделайте заголовок «Факультативный шифратор», перенесите в отчет выражения для А2, А1, А0 и таблицу функционирования этого шифратора, затем дополните таблицу, вычислив состояние A2, A1, A0 при трех различных комбинациях двух или нескольких совместных перекрывающихся и неперекрывающихся входных воздействий (например, указанных в п.­2.2,­А), добавьте справа в таблицу столбец «А» и занесите в него десятичные значения кодовых комбинаций А2…А0 в каждой строке. Подготовьте объяснение этих результатов.

Рис. 2.3

3.1.6. Разработайте в соответствии с (2.2) принципиальную схему данного шифратора, подберите соответствующую элементную базу, выберите удобное расположение компонентов; составьте и занесите в отчет таблицу соединений переходной платы и XS3, обеспечивающую коммутацию микросхем согласно разработанной принципиальной схемы. Входы шифратора скоммутируйте согласно следующей таблице:

Последующие строки таблицы заполните аналогично табл. 1.6.

3.1.7. По конспекту лекций и справочникам (например, /7-11/) изучите функциональные возможности шифраторов, выпускаемых в интегральном исполнении, т.е. в виде готовых микросхем, занесите их УГО в отчет. Объясните назначение выводов 5, 14, 15 микросхем ИВ1, ИВ2.

3.1.8. По аналогии с п.­3.1.5 составьте план эксперимента по исследованию приоритетного шифратора 16х4 на двух микросхемах ИВ1 (с учетом взаимодействия управляющих входов и дополнительных выходов). В качестве выходного сумматора сигналов используйте микросхему ЛА8 модуля индикации (учтите несоответствие кодировок ЛА3 и ЛА8). Сигналы с выходов 14 микросхем ИВ1 на МИ не подавайте, заведите на старший вход МИ сигнал с выхода 15 старшего шифратора. Изобразите в отчете полученную схему и таблицу соединений. Рекомендуемый вид таблицы аналогичен приведенному в табл.­ 1.6, в качестве номеров контак­тов источника X₀-X₁₅ используйте адреса соответствующих входов микросхем на XS4-XS5.

3.2. Рабочее задание

3.2.1. Выполните коммутацию, соответствующую разработанной таблице соединений (п.­3.1.6 или 3.1.8 – по указанию преподавателя), проверьте ее правильность. Включите питание стенда, проверьте наличие на колодках переходной панели напряжений +5 В, 0 В и связей между выводами микросхем. Выключите питание стенда.

3.2.2. Установите в колодки микросхемы и МИ (следите за положением ключей!), включите питание. Подавая активные сигналы (лог.0 или 0 В) на входы шифратора, наблюдайте результаты, сверяя их с подготовленной таблицей истинности (уровни лог.1 не подаются, а формируются самими входами микросхем). В случае несоответствия найдите ошибку в таблице соединений или в коммутации. Пользуйтесь при этом индикатором логических уровней стенда, установив режим "ступенька" и подключая щуп непосредственно к выводам микросхем. После завершения эксперимента проведите анализ полученных результатов и сформулируйте выводы, занеся их в отчет.

3.2.3. При исследовании микросхемы шифратора ИВ1 рассмотрите действие дополнительных (управляющих) входов и выходов, составьте таблицу функционирования. Подготовьте ВЫВОДЫ по дополнительным возможностям ИВ1 и словесное описание его работы.

3.2.4. Подготовьте отчет, оформив его в соответствии с требованиями п. 1.4 "Общих положений".

4. Контрольные вопросы

1.  Дайте описание процедуры составления СДНФ и СКНФ логической функции и их минимизации.

2.  Приведите определение шифратора и двоичного шифратора.

3.  Подсчитайте, сколько выходов будут иметь шифраторы с 10, 20, 30 входами.

4.  Опишите различия в функционировании шифраторов, синтезированных способами А, Б и В, назовите причину этих различий, перечислите преимущества и недостатки каждого варианта.

5.  Запишите СДНФ функций A1, A2 классической реализации рассмотренного шифратора.

6. Запишите выражения для функций A1, A2 приоритетной реализации рассмотренного шифратора.

7.  Объясните принцип построения и функционирования переработанной вами схемы трехразрядного приоритетного шифратора, пользуясь полученной таблицей его состояний, приведите перечень (кодировку) элементов, необходимых для его создания.

8.  Изложите сведения о функциональных возможностях приоритетных шифраторов, существующих в интегральном исполнении.

9.  Дайте словесное описание работы ИВ1, пользуясь составленной вами таблицей истинности.

ИССЛЕДОВАНИЕ КОММУТАТОРОВ СООБЩЕНИЙ Лабораторная работа № 3

1. ЦЕЛЬ РАБОТЫ

1.1. Изучить принципы функционирования мультиплексоров и демультиплексоров.

1.2. На примере схемы полного трехразрядного коммутатора получить практические навыки разработки функциональных узлов вычислительной техники.

2. ТЕОРЕТИЧЕСКИЕ СВЕДЕНИЯ

2.1. Определение коммутаторов сообщений

Определим одноканальные коммутаторы сообщений как комбинационные устройства, имеющие x информационных входов, y выходов, m адресных входов для выбора источника входной информации и n ­адресных входов для выбора одного из выходов и выполняющие передачу информации с одного выбранного двоичным адресным кодом входа на единственный выбранный выход. Графическое обозначение такого коммутатора будет иметь вид, приведенный на рис. 3.1.

Рис. 3.1.

В общем случае коммутаторы сообщений могут иметь также входы Е разрешения ввода, входы ОЕ разрешения вывода информации и входы/выходы других специальных сигналов. Коммутаторы сообщений могут быть многоканальными, в этом случае все группы входов или выходов управляются общими сигналами адреса и общими или раздельными сигналами Е, ОЕ. Количество адресных входов (разрядность коммутатора m, n) в зависимости от количества информационных входов/выходов определяется соотношениями

m = int (log₂x), n = int (log₂y), (3.1)

где int означает округление в бóльшую сторону до целого числа.

Коммутаторы с m =log₂x, n = log₂y называют полными, а с m < log₂ x, n < log₂y – неполными.

Разновидность коммутаторов сообщений, которые имеют несколько информационных входов и один выход (многоканальные – несколько выходов) и которые обеспечивают передачу информации на выход со входа, выбранного адресным кодом, называют мультиплексорами, а также мультиплексорами-селек­то­рами (или просто коммутаторами). Соответственно функциональное обозначение на УГО имеет вид MUX, MX или MS. Если обозначить информационный поток на входе 0 как I₀, на входе 1 как I₁, и т.д., а сигнал на выходе как Q, то, например, таблица функционирования мультиплексора 8-1 будет иметь вид

Н

А2 А1 А0 Q

0 0 0 I₀

0 0 1 I₁

0 1 0 I₂

0 1 1 I₃

1 0 0 I₄

1 0 1 I₅

1 1 0 I₆

1 1 1 I₇

Разновидность коммутаторов сообщений, которые имеют один информационный вход (многоканальные – несколько входов) и несколько выходов и которые обеспечивают передачу информации с входа на выход, выбранный адресным кодом, называют демультиплексорами. Их функциональное обозначение на УГО – DMX. Если обозначить информационный поток на входе как I, а сигналы на выходах как Q₀...Q₇, то таблица функционирования демультиплексора 1-8 будет иметь вид

А2 А1 А0 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7

0 0 0 I 0 0 0 0 0 0 0

0 0 1 0 I 0 0 0 0 0 0

0 1 0 0 0 I 0 0 0 0 0

0 1 1 0 0 0 I 0 0 0 0

1 0 0 0 0 0 0 I 0 0 0

1 0 1 0 0 0 0 0 I 0 0

1 1 0 0 0 0 0 0 0 I 0

1 1 1 0 0 0 0 0 0 0 I

Неполные демультиплексоры используются, например, для получения сигналов, соответствующих десятичной цифре (n=10) или для опознавания адреса устройства (минимальное значение n=1).