Дипломная (вкр): Микропроцессоры спутниковых антенн

Помимо вышеперечисленных видов ППЗУ существуют новые перспективные виды энергонезависимой памяти, такие как флэш-память, FRAM, а также MRAM. Каждая из них имеет свои преимущества и недостатки. Флэш-память позволяет практически бесконечно хранить записанную информацию без необходимости проведения циклов регенерации, которые необходимы для DRAM. MRAM, новый вид магниторезистивной памяти, продвигаемый на рынок фирмой Infineon Technologies AG, направлен на продвижение энергонезависимой памяти в компьютерах и мобильных устройствах. Принцип действия этого вида памяти основан на зависимости сопротивления материала от приложенного магнитного поля. Все эти и многие другие преимущества вобрал в себя новый вид ферроэлектрической памяти. FRAM умело сочетает простоту и надежность в эксплуатации DRAM, энергонезависимость MRAM и времена хранения информации флэш-памяти. Поскольку она включает практически все преимущества перечисленных видов памяти, то по праву может называться будущим современных технологий памяти. Негативным свойством ячейки ферромагнитной памяти является то, что, после чтения содержимого, данные в ней перестают сохраняться. То есть, после чтения ячейки, в ней необходимо обновить значение поляризации. Стоимость же FRAM в настоящее время находится на том же уровне и даже меньше, чем стоимость РПЗУ.

Микросхема именно ферромагнитной памяти была использована для построения блока ППЗУ.- энергонезависимая память, построенная по ферромагнитной технологии. Она позволяет сохранять данные в течении 10 лет без регенерации содержимого и обеспечивает примерно 1012 циклов записи/чтения. 64 Кбит её памяти организованы как 8192 слов по 8 бит. Микросхема обеспечивает время доступа 120 нс при низком уровне рассеиваемой мощности.

3.2 Распределение линий адреса

Вся совокупность линий адреса разделяется на три множества . Линии шины адреса, входящие в данные множества, имеют следующие значения:

 - множество разрядов шины адреса, подключаемых непосредственно к адресным входам микросхем ЗУ;

 - множество разрядов шины адреса, подключаемых к входам дешифратора адреса для выбора каждой группы микросхем;

,

 - множество разрядов шины адреса, подключаемых к входам элемента ИЛИ для блокирования дешифратора адреса, либо к входам схемы смещения базового адреса блока ЗУ;

где  - число разрядов шины адреса.

3.3 Выбор дешифратора адреса

Поскольку в данный блок ЗУ входит восемь микросхем, то для их выбора необходимо использовать восемь адресов, для кодирования которых изпользуются разряды 11, 12 и 13 шины адреса, подаваемые на дешифратор. В качестве дешифратора используем микросхему HD74LS138, имеющего 3 адресных входа, 8 инверсных выходов и 3 входа разрешения G1, G2A, G2B. Таблица истинности дешифратора приведена в таблице 3.1. Блок памяти включается на чтение или запись только в случае, когда отвутствуют сигналы на линиях А14 или А15 шины адреса. При отсутствии сигналов на линиях А14 и А15 включается дешифратор, который выбирает в зависимости от комбинации сигналов на линиях А11-А13 шины адреса одну из микросхем ЗУ.

Таблица 3.1 - Таблица истинности дешифратора

H - высокий уровень; L - низкий уровень; Х - не важно *G2 = G2A + G2B

.4 Расчет нагрузочной способности модуля памяти

При проектировании адресной шины и шины данных необходимо оценить величину токовой нагрузки, т.к. они связаны со множеством устройств, подключенных параллельно. Если для адресной шины и шины данных характерен ток, по величине превосходящий допустимое значение на выходе МП, то такую линию необходимо буферировать.

a) Расчет адресной шины:

Для микропроцессора максимально допустимая нагрузка на адресной линии составляет:

вых L=0,45 ВIвых L=2 мА

Uвых H=2,4 ВIвых H=400 мкА

для регистра 1821ИР82:

Iвх Н=20 мкАIвх H=820=160 мкА < 400 мкА

Iвх L=0,1 мАIвхL=80,1=0,8 мА < 2 мА

Таким образом входной ток микросхемы 1821ИР82 не является большим для МП 1821ВМ85.

Теперь проверим, обеспечивается ли нагрузочная способность для элементов схемы, которые являются адресной информации.

вх L=Iвх Н=20 мкА - для ОЗУ

Iвх L=Iвх Н=10 мкА - для ПЗУ

Iвх L=Iвх Н=14 мкА - для устройства в/в.

Iвх L=Iвх Н=820+810+214=268 мкА < 2,6 мА

Iвх L=24 мАдля 1821ИР82

Iвх Н=2,6 мА

a) Расчет шины данных.

Для микропроцессора максимально допустимая нагрузка на шине данных составляет:

выхL=2 мАUвых L=0,45 В

Iвых H=400 мкА UвыхH=2,4 В

для 1821ВА86:

Iвх L=0,1 мАIвх L=80,1=0,8 мА

Iвх Н=20 мкА Iвх Н=820=160 мкА

Выходной ток МП является большим, чем входной ток микросхемы 1821ВА86, а значит обеспечивается нагрузочная способность по току.

Проверим, обеспечивается ли микросхемой 1821ВА86 нагрузочная информация для элементов схемы, которые являются «потребителями» информации о данных.

3.5 Распределение адресного пространства, карта памяти. Распределение модулей программ

Распределение микросхем памяти по адресам приведено в таблице 3.2, карта памяти - в таблице 3.3.

Таблица 3.2 - Распределение микросхем памяти по адресам

Таблица 3.3 - Карта памяти

Рабочая программа состоит из трех модулей: M1 - 1к, М2 - 5к и библиотеки подпрограмм - 2к.

Модули при распаковке рабочей программы должны быть размещены в памяти (ОЗУ) в последовательности, соответствующей объему. Подпрограмма обслуживания прерываний включена в библиотеку подпрограмм под соответствующим прерыванию номером. Объем памяти, отводимый под каждую подпрограмму обслуживания прерываний - 128 байт.

Модуль, имеющий больший объем, является исполнительным модулем, обеспечивающим выполнение микропроцессорной системой заданных функций управления и контроля.

Модуль №1 - М2

Модуль №2 - М1

Модуль №3 - Библиотека подпрограмм

Начальный адрес модуля программы вычисляется по формуле:

где - базовый (начальный) адрес блока ОЗУ, - номер варианта в шестнадцатеричном виде.

Вычислим начальный адрес модуля №1:

Следовательно, для модуля №1 директивой ORG должен быть задан адрес 2900Н.

Вычислим начальный адрес модуля №2:

В любом модулеминимальный физический адрес выражается нулем, максимальный - числом , где  - число необходимых адресных линий шины адреса. Для объема памяти, отводимого под модуль №1 требуется 13 линий. Старший (максимальный) адрес представляется числом:

С учетом размещения модуля программы и смещения получим для первого модуля:

Младший адрес -

Старший адрес -

Следовательно, начальный адрес модуля №2 -

Вычислим начальный адрес модуля №3:

Для объема памяти, отводимого под модуль №2 требуется 10 линий.

Старший (максимальный) адрес представляется числом:

С учетом размещения модуля программы и смещения получим для второго модуля:

Младший адрес -

Старший адрес -

Следовательно, начальный адрес модуля №3 -

Конечный адрес модуля №3 -

3.6 Построение временных диаграмм циклов обмена по магистрали микропроцессора

.6.1 Временные диаграммы циклов обмена с ОЗУ

Рисунок 3.3 - Временная диаграмма чтения из ОЗУ

Таблица 3.4 - Параметры временных задержек при чтении

Рисунок 3.4 - Временная диаграмма цикла записи в ОЗУ

Таблица 3.5 - Параметры временных задержек при записи

3.6.2 Временные диаграммы циклов обмена с ПЗУ

Рисунок 3.5 - Временная диаграмма чтения из ПЗУ

Таблица 3.6 - Параметры временных задержек чтения из ПЗУ

3.6.3 Временные диаграммы циклов обмена с ППЗУ

Рисунок 3.6 - Временная диаграмма цикла чтения из ППЗУ

Таблица 3.7 - Параметры временных задержек при чтении.

модуль память микросхема микропроцессор

Рисунок 3.7 - Временная диаграмма цикла записи, управляемого фронтом сигнала  в ППЗУ.

Рисунок 3.8 - Временная диаграмма цикла записи, управляемого фронтом сигнала  в ППЗУ.

Таблица 3.8 - Параметры временных задержек при записи.

4. Описание принципиальной схемы

.1 Микропроцессор КМ1821ВМ85

Изобилие различных типов МП может создать для конструктора настоящую проблему. В этой главе сосредоточено внимание на широко известном МП КМ1821ВМ85 (Intel 8085), который является улучшенным вариантом известного процессора КР580ВМ80 (Intel 8080). Он имеет такую же систему команд, но имеет ряд аппаратурных усовершенствований, упрощающих его применение в конкретных устройствах. Например, для работы МП КР580ВМ80 требуется три напряжения питания и два поступающих извне тактовых сигнала с уровнем 12 В и точно выдержанной задержкой между ними. В результате этого появляются большие неудобства при использовании МП КР580ВМ80. Хотя более современные МП уже оставили позади МП КМ1821ВМ85, он пригоден для решения большинства задач и остается популярным из-за своей низкой стоимости и широко распространенного знакомства пользователей с системой команд оригинального МП КР580ВМ80.

На рисунке 9 показана структурная схема ЦП КМ1821ВМ85.

ЦП организован вокруг своей внутренней шины данных, с которой соединены накопитель, арифметико-логическое устройство, регистр кода операций и содержащий 8-битовые и 16-битовые регистры массив регистров.

Хотя ЦП КМ1821ВМ85 это 8-битовая ЭВМ, 16-битовые регистры нужны для адресации памяти (можно адресовать 65536 ячеек).Микропроцессор содержит устройство управления и синхронизации, которые дирижируют движением сигналов во внутренней шине данных и по внешним линиям управления в соответствии с выходными сигналами дешифратора кода операций. Для него требуется источник питания с напряжением 5 В.

Микропроцессор имеет двенадцать адресуемых 8-битных регистровых пар. Ещё шесть могут быть использованы как 8-битные регистры или как 16-битные регистровые пары. Регистры МП имеют следующее назначение:

Таблица 4.1 - Назначение регистров МП