Дипломная (вкр): Микропроцессоры спутниковых антенн

Рисунок 4.1 - Принципиальная схема

В МП использована мультиплекированная шина данных. Адрес передается по двум шинам: старший байт адреса - по шине адреса, а младший байт адреса - по шине данных. В начале каждого машинного цикла младший байт адреса поступает на ШД. Этот младший байт может быть зафиксирован в любом 8-разрядном фиксаторе посредством подачи сигнала отпирания фиксатора адреса (ALE). В остальное время машинного цикла шина данных используется для передачи данных между ЦП и памятью или устройствами ввода/вывода.

ЦП вырабатывает для шины управления сигналы , , S0, S1 и IO/М. Кроме того, он же выдает сигнал подтверждения прерываний INTA. Сигнал HOLD и все прерывания синхронизируются с помощью внутреннего генератора тактовых импульсов. Для обеспечения простого последовательного интерфейса в МП предусмотрены линия последовательного ввода данных (SOD). МП имеет всего 5 входов для подачи сигналов прерываний: INTR, RST5.5, RST6.5, RST7.5. и TRAP. Сигнал INTR имеет такое же назначение, как и сигнал INT в МП КР580ВМ80. Каждый из входов RST5.5, RST6.5, RST7.5. может программно маскироваться. Прерывания по входу TRAP не может быть маскировано. Если маска прерываний не установлена, то на указанные маскируемые прерывания МП будет реагировать, помещая при этом содержимое счетчика команд в стек и переходя к выполнению программы, адрес которой определяется вектором реестра.

Таблица 4.2. Характеристика ЦП

* зависит от инструкции в процессоре при подтверждении прерывания

Так как прерывание TRAP не может быть маскировано, при появлении запроса прерывания на этом входе микропроцессор будет всегда переходить к выполнению программы, указанной вектором реестра.

Входы сигналов прерываний RST5.5, RST6.5 чувствительны к уровню сигнала, вход RST7.5 чувствителен к переднему фронту сигнала. Значит по входу RST7.5 достаточно подать импульс, чтобы генерировать запрос на прерывания. Каждому прерыванию записан некоторый постоянный приоритет: сигнал TRAP имеет наивысший приоритет, затем идут сигналы RST7.5, RST6.5, RST5.5, сигнал INTR имеет низший приоритет.

Прямой доступ к памяти в МП КМ1821ВМ85 обеспечивается следующим образом:

На вход HOLD нужно подать уровень логической «1».

Когда МП подтверждает получение сигнала HOLD, выходная линия HLDA МП переводится в состояние логической «1». Перевод этой линии в состояние логической «1» означает, что МП прекратил управление АШ, ШД и шиной управления.

Для реализации режима ожидания необходимо на вход READY МП КМ1821ВМ85 подать уровень логического «0». Это необходимо, когда время реакции памяти или устройства ввода/вывода больше, чем время цикла команды.Каждая команда МП состоит из одного, двух или трех байтов, причем первый байт это КОП команды. КОП определяет природу команды, по КОПу ЦП определяет, нужны ли дополнительные байты и если да, ЦП их получит в последующих циклах. Поскольку байт КОПа состоит из 8 бит, может существовать 256 разных КОПов, из числа которых МП КМ1821ВМ85 использует 244.

Основная последовательность действий при выполнении любой команды такова:

Микропроцессор выдает в память адрес, по которому хранится код операции команды.

Код операции читается из памяти и вводится в микропроцессор.

Команда дешифруется процессором.

Микропроцессор настраивается на выполнение одной из основных функций в соответствии с результатами дешифрации считанного кода операции.

Фундаментальной и отличительной особенностью использования МП при проектировании устройств заключается в следующем: синхронизация всех сигналов в системе осуществляется схемами, входящими в состав кристалла микропроцессора.

Скорость выполнения команд зависит от тактовой частоты. Максимальная тактовая частота равна 5 МГц. В этом случае длительность одного машинного такта приблизительно равна 200 нс, а требуемое время доступа к памяти - около 525 нс, что соответствует облегченному режиму для МОП памяти.

4.2 Адресная шина микропроцессора КМ1821ВМ85

В МП КМ1821ВМ85 используется принцип «временного мультиплексирования» функций выводов, когда одни и те же выводы в разные моменты времени представляют разные функции. Это позволяет реализовать ряд дополнительных функций при тех же 40 выводах в корпусе МП. Восемь мультиплексированных выводов играют роль шины данных, либо младших разрядов адресной шины. Необходимо «фиксировать» логические состояния выводов AD0AD7 МП в моменты, когда они функционально представляют адресные разряды А0А7. Для этого необходимо точно знать, когда на этих выводах отображается адресная информация. В корпусе МП существует специальный вывод N 30, обозначенный ALE - открытие фиксатора адреса, сигнал на котором в нормальном состоянии соответствует логическому «0». Если информация на выводах AD0AD7 (N 1219), является адресной А0А7, то ALE переводится в состояние логической «1». При перехода ALE из состояния логической «1» в состояние логического «0» информация на AD0AD7 должна быть зафиксирована. Отметим что для стробирования адресной информации от МП может быть использован любой фиксатор. Единственная предосторожность, которую необходимо соблюдать при использовании фиксаторов, заключается в согласовании нагрузки по току для выводов AD0AD7 МП КМ1821ВМ85 и входов фиксатора во избежание их перегрузки, т.е. необходимо убедиться, что ток на входе используемого фиксатора не является слишком большим для МП. В качестве фиксатора будем использовать регистр, тактируемый сигналом ALE от микропроцессора. Регистр - это линейка из нескольких триггеров. Можно предусмотреть логическую схему параллельного отображения на выходах состояния каждого триггера. Тогда после заполнения регистра от параллельных выводов, по команде разрешения выхода, накопленное цифровое слово можно отобразить поразрядно сразу на всех параллельных выходах.

Для удобства поочередной выдачи данных от таких регистров (буферных накопителей) в шину данных процессора параллельные выходы регистров снабжаются выходными буферными усилителями, имеющими третье, разомкнутое Z состояние.

Из множества регистров различных серий свой выбор я остановил на регистре КМ1821ИР82.

Микросхема КМ1821ИР82 - восьмиразрядный адресный регистр - защелка отображения данных, выходные буферные усилители которого имеют третье Z -состояние. Пока напряжение на входе №11 высокого уровня, данные от параллельных входов отображаются на выходах. Подачей на вход № 11 напряжения низкого уровня, разрешается запись в триггеры нового восьмибитового байта. Если на вход № 1 подать напряжение высокого уровня, выходы микросхемы переходят в 3-е Z состояние.

Таким образом, с помощью микросхемы КМ1821ИР82 мы фиксируем адресную информацию, поступающую от МП. Условно-графическое обозначение регистра КМ1821ИР82 показано на рисунке 4.2.

Рисунок 4.2 - Условно-графическое обозначение регистра КМ1821ИР82

4.3 Шина данных микропроцессора КМ1821ВМ85

Шина данных в отличие от шины адреса является двунаправленной. Значит необходимо предусмотреть буфер, который по соответствующим сигналам управления от МП будет пропускать данные как к МП так и от него. В качестве двунаправленного буфера будем использовать микросхему КМ1821ВА86.

Микросхема КМ1821ВА86 - двунаправленные 8-разрядные шинные формирователи, предназначенные для обмена данными, предназначенные для обмена данными между микропроцессором и системной шиной; обладают повышенной нагрузочной способностью. Микросхема КМ1821ВА86 - формирователь без инверсии и с тремя состояниями на выходе. УГО КМ1821ВА86 показано на рисунке 4.3. В качестве управляющих сигналов будем использовать сигналы ALE (подключен к входу ); S0 (подключен к входу T). Низкий уровень сигнала ALE означает, что в данный момент используется шина данных и выходы микросхемы выходят из третьего высокоимпедансного состояния. Высокий уровень сигнала S0 означает что МП производит запись в память или устройство в/в и шинный формирователь переключатся на передачу данных со входов А на выходы В. А при низком уровене - наоборот:S0 = «0» направление передачи информации ВА, аS0 = «1» направление передачи информации АВ

Рисунок 4.3. - Условно-графическое обозначение регистра КМ1821ВА86

4.4 Генератор тактовых импульсов микропроцессора КМ1821ВМ85

Схема генератора тактовых импульсов микропроцессора КМ1821ВМ85 содержится в самом микропроцессоре. Достаточно подключить кварцевый резонатор к выводам № 1 и № 2 МП. Кварцевый резонатор может иметь любую частоту колебаний в диапазоне от 1 до 6 МГц. Эта частота делится пополам, и соответствующие импульсы используются в МП. На рисунке 4.4 показана схема подключения кварцевого резонатора, в результате чего обеспечивается синхронизация МП КМ1821ВМ85.

Рисунок 4.4 - Схема подключения кварцевого резонатора

4.5 Устройство ввода-вывода

Для МП КМ1821ВМ85 специально разработана БИС для ввода-вывода параллельной информации КМ1821ВВ55. Вот почему свой выбор и остановил именно на этой микросхеме. УГО КМ1821ВВ55 показано на рисунке 4.5.

КМ1821ВВ55 - программное устройство ввода-вывода параллельной информации, применяется в качестве элемента ввода-вывода общего назначения, сопрягающего различные типы периферийных устройств с магистралью данных систем обработки информации.

Рисунок 4.5 - Блок схема устройства ввода-вывода КМ1821ВВ55.

Обмен информацией между магистралью данных систем и микросхемой 580ВВ85 осуществляется через 8 разрядный двунаправленный трехстабильный канал данных. Для связи с периферийными устройствами используется 24 линии В/В, сгруппированные в три 8 разрядных канала ВА, ВВ, ВС, направление передачи информации и режимы работы которых определяются программным способом.

1-4; 37-40: ВА3 - ВА0; ВА7ВА4 - входы/выходы - информационный канал А.

17 - ВС7ВС0 - входы/выходы - информационный канал С.

25 - ВВ0ВВ7 - входы/выходы - информационный канал В.

Рисунок 4.6

5 -  - вход - чтение.

-  - вход - выбор кристалла.

- GND - общий.

,9 - А0, А1 - вход - младший разряд адреса

- Uсс - питание.

- SR - вход-установка исходного состояния.

-  - вход - запись.

Микросхема может функционировать в 3-х основных режимах.В режиме 0 обеспечивается возможность синхронной программно управляемой передачи данных через 2 независимых 8 разрядных канала ВА, ВВ и два 4 разрядных канала ВС.

В режиме 1 обеспечивается возможность ввода или вывода информации в/из периферийного устройства через 2 независимых 8 разрядных канала ВА, ВВ по сигналам квитирования.

При этом линии канала С используются для приема и выдачи сигналов управления обменом.

В режиме 2 обеспечивается возможность обмена информацией с периферийными устройствами через двунаправленную 8 разрядную шину ВА по сигналам квитирования. Для передачи и приема сигналов управления обменом используются 5 линий канала ВС.

Выбор соответствующего канала и направление передачи информации через канал определяется сигналами А0, А1 и сигналами , , . Режим работы каждого из каналов ВА, ВВ, ВС определяется содержимым регистра управляющего слова (РУС). Производя запись управляющего слова в РУС можно перевести микросхему в один из 3-х режимов работы: режим 0-простой ввод/вывод; режим 1-стробируемый ввод/вывод; режим 2-двунапрвленный канал. При подаче сигнала SR РУС устанавливается в состояние, при котором все каналы настраиваются на работу в режиме 0 для ввода информации. Режим работы каналов можно изменить как в начале, так и в процессе выполнения работающей программы, что позволяет обслуживать различные периферийные устройства в определенном порядке одной микросхемой. При изменении режима работы любого канала все входные и выходные регистры каналов и триггеры состояния сбрасываются.

В дополнение к основным режимам работы микросхема обеспечивает возможность программно независимой установки в «1» и сброса в «0» любого из разрядов регистра канала ВС.

Если микросхема запрограммирована для работы в режиме 1 или 2, то через выводы ВС0ВС3 канала ВС выдаются сигналы, которые могут использоваться как сигналы запросов прерываний для МП. Эта особенность микросхемы позволяет программно реализовать разрешения или запрет в обслуживании любого внешнего устройства ввода/вывода без анализа запроса прерывания в схеме прерывания системы.

В нашем случае необходимо запрограммировать микросхему 1821ВВ55 на вывод информации в режиме 0. Вот почему далее будет рассмотрен только этот режим.

При работе микросхемы в режиме 0 обеспечивается простой ввод/вывод информации через любой из 3-х каналов и сигналов управления обменом информацией с периферийными устройствами не требуется. В этом режиме микросхема представляет собой совокупность 2-х 8 разрядных и 2-х 4 разрядных каналов ввода или вывода. В режиме 0 возможны 16 различных комбинаций схем ввода/вывода каналов ВА, ВВ, ВС. Это определяется комбинациями в разрядах D4; D3; D1; D0 регистра управляющего слова.

Для электрического соединения микросхемы 1821ВВ55 и схемы управления необходимо:

шину данных D0D7 схемы управления соединить с выводами D0D7 микросхемы 1821ВВ55;

Два младших разряда адресной шины соединить с выводами A0A1 микросхемы 1821ВВ55.

Выводы ,  микропроцессора КМ1821ВМ85 соединить с выводами ,  микросхемы 1821ВВ55 соответственно;

На вход SR «Установка в исходное состояние» микросхемы 1821ВВ55 подать низкий уровень (подключить к корпусу).

4.6 Интерфейсное устройство

В микропроцессорном комплекте КР580 для ввода информации с клавиатуры и выводы информации на внешний дисплей предусмотрено специальное устройство - микросхема ввода-вывода КР580ВВ79. Это же устройство было использовано мною для МП 1821ВМ85.

Микросхема КР580ВВ79 - программируемое интерфейсное устройство, предназначено для ввода к вывода информации в системах. выполненных на основе 8- и 16-разрядных микропроцессоров КР580ВМ80А и КМ1821ВМ85. Кроме того, микрохема может применяться и как самостоятельное устройство при выполнении требований, предъявляемых к электрическим и временным параметрам. Микросхема состоит из двух функционально автономных частей: клавиатурной и дисплейной. Клавиатурная часть обеспечивает ввод информации в микросхему через «линии возврата» RET7 - RET0 с клавиатуры (клавиатурная матрица объемом 8 слов × 8 разрядов с возможностью расширения до 4×8 слов × 8 разрядов) и матрицы датчиков (8 слов × 8 разрядов), а также ввод по стробирующему сиг-налу (8 слов × 8 разрядов). Для хранения вводимой информации в микросхеме предусмотрен обратный магазин - оперативное запоминающее устройство (ОМ-ОЗУ) емкостью 8 байт. Последний работает по принципу «первый вошел - первый вышел».