Материал: МИУС

Рис.16. Основные линии и шины интерфейса

Шина канала служит для передачи информации от канала к абоненту, по ней передаются коды команд канала, адреса ПУ и байты данных.

Шина абонента обеспечивает передачу информации от абонента в канал. По ней передаются байты данных, адрес ПУ и информация о состоянии абонента.

Линии идентификации служат для указания типа информации, передаваемой по шинам канала и абонента.

Линии управления используются для управления порядком взаимодействия канала и ПУ во время операции ввода-вывода.

Данные по линиям интерфейса могут быть переданы в последовательном и параллельном коде. Соответственно различают последовательные и параллельные интерфейсы.

Основные характеристики интерфейсов:

Пропускная способность. Количество информации, которое может быть передано через интерфейс в единицу времени.

Максимальная длина линий связи. Максимальная удаленность источников и приемников информации.

Разрядность интерфейса. Максимальный размер информационного элемента, который может быть передан через интерфейс.

Общее число линий в интерфейсе.

Классификация интерфейсов.

По функциональному назначению:

Интерфейсы можно разделить на следующие основные классы: машинные или системные; периферийного оборудования; мультимикропроцессорных систем; распределенных вычислительных систем и локальных сетей.

Машинные интерфейсы предназначены для организации связей между составными компонентами ЭВМ и систем.

Интерфейсы периферийного оборудования выполняют функции сопряжения процессоров, контроллеров с УВВ, измерительными приборами, исполнительными механизмами, аппаратурой передачи данных и внешними запоминающими устройствами.

Интерфейсы мультимикропроцессорных систем представляют собой магистральные системы сопряжения, ориентированные на объединение в единый комплекс нескольких процессоров, модулей ОЗУ, контроллеров ВЗУ.

Интерфейсы распределенных ВС предназначены для интеграции средств обработки информации, размещенных на значительном расстоянии.

Интерфейсы локальных вычислительных сетей ориентированы на использование в системах различного функционального назначения.

По конструктивному исполнению интерфейсы можно разделить на четыре категории:

1) межблочные, обеспечивающие взаимодействие компонентов на уровне прибора, автономного устройства, блока, стойки, шкафа:

2) внутриблочные, обеспечивающие взаимодействие на уровне плат, субблоков;

3) внутиплатные, обеспечивающие взаимодействие между интегральными схемами на печатной плате;

4) внутрикорпусные, обеспечивающие взаимодействие внутри СБИС

К интерфейсам микропроцессорных систем, которые предназначены для работы в системах реального времени, предъявляются повышенные требования в отношении простоты, гибкости быстродействия. Для таких систем характерен общий интерфейс, при котором один и тот же набор линий обеспечивает связь между процессором, основной памятью и периферийными устройствами. Для всех передач информации между любыми устройствами используются одни и те же линии, процедуры, команды, управляющие сигналы. Такой интерфейс называется интерфейс «общая шина». Передача информации между устройствами выполняется в режиме разделения во времени интерфейса.

В микропроцессорных системах используется модификация этого интерфейса «Q-шина». Интерфейс был разработан фирмой DEC (США).

Упрощенная структура интерфейса приведена на рис.17.

А / Д

У

М

МП

М

МП

П А

Р Р

О Б

Ц И

Е Т

С Р

С

О

Р

КПД

КПД

КПД

ПУ

ПУ

ПУ

ПУ

ЗПД РПД ЗП7

ЗП6

ЗП5

ЗП4

РП

Рис. 17. Упрощенная структура интерфейса Q-шина

МП –модули памяти

КПД – контроллер прямого доступа к памяти

ПУ – периферийные устройства

А / Д – адрес / данные

ЗПД – запрос прямого доступа

РПД – разрешение прямого доступа

РП – разрешение прерывания

Интерфейс «Q-шина» имеет 42 линии, которые разбиты на следующие группы:

1. группа линий для передачи данных и адреса А / Д, которая объединяет – мультиплескируемую шину адрес/данные, состоящую из 16 двунаправленных линий, по которым может производиться обмен 16-разрядными адресами ли данными;

- две мультиплесированные двунаправленные линии четность памяти/адрес, при считывании по этим линиям передается сигнал ошибки по четности, вызывающий внутренне прерывание;

- четыре дополнительные адресные линии.

2. группа линий управления У, объединяющая:

- шесть линий управления передачей адреса и данных: синхронизация, строб входной информации, строб выходной информации, запись байта, выбор периферийного устройства, ответ;

- шесть линий системного управления: питание в норме, постоянное напряжение в норме, инициализация, останов процессора, регенерация памяти.

3. группа линий управления прерываниями и прямым доступом к памяти, которая содержит:

- линии запросов прерывания ЗП4 – ЗП7 и линия разрешения прерывания РП;

- три линии управления прямым доступом к памяти, запрос прямого доступа (ЗПД), разрешение прямого доступа (РПД), подтверждение разрешения прямого доступа.

Протокол процедуры прерывания и арбитража.

1. ПУ выставляет запрос прерывания ЗП.

2. Схема арбитража в процессоре, восприняв ЗП, выставляет сигнал строб входной информации как подтверждение приема ЗП, производит арбитраж запросов и выдает сигнал разрешение прерывания РП.

3. Первое на пути распространения сигнала РП периферийное устройство, выставившее запрос прерывания, блокирует его дальнейшее распространение и снимает сигнал запроса, посылает сигнал ответа, а затем выставляет на линиях четность/адрес памяти адрес вектора прерывания.

4. Процессор принимает адрес вектора прерывания, последовательно снимает сигналы строб входной информации и разрешение прерывания РП.

5. Процессор снимает с линий четность/ адрес памяти адрес вектора прерывания.

6. Процессор реализует прерывание текущей программы и переход к прерывающей программе.

Интерфейс «мультишина».

Интерфейс «мультишина» широко применяется в устройствах и системах, которые используют микропроцессоры К8080 и К1810. Этот интерфейс может работать как с 8-разрядными, так и с 16-разрядными микропроцессорами. Имеются средства расширения адресного пространства интерфейса.

Упрощенная структура интерфейса приведена на рис.18.

РПД0

З

Арбитр

ПД0

ЗПД7

ФСИ

МП

адрес

данные

управление

подтверждение прерывания

БПП

ОП

ПУ

ПУ

Рис.18. Упрощенная структура интерфейса «мультишина»

МП – микропроцессор

ФСИ – схема формирования сигналов интерфейса

ЗПД0 – ЗПД7 – запрос прямого доступа

РПД0 – РПД7 – разрешение прямого доступа

БПП – блок приоритетных прерываний

ОП – оперативная память

ПУ – периферийные устройства

Всего в интерфейсе 72 линии, которые сгруппированы в три основные шины: шина адреса (16 линий для адресации памяти плюс 4 резервных); шина данных (8 двунаправленных линий плюс 8 резервных для работы с 16-разрядным микропроцессором) шина управления (36 линий).

В интерфейсе выполняются операции (приказы): «Чтение» и «Запись» с устройствами памяти, «Ввод» и «Вывод» с периферийными устройствами.

Процедура арбитража производится по отношению к запросам прямого доступа к памяти и выполняется арбитром. В процедуре параллельного арбитража используются восемь линий запросов прямого доступа и соответственно восемь линий разрешения прямого доступа.

При арбитраже каждое устройство выставляет ЗПД на собственную линию запроса. Арбитр сравнивает приоритеты запросов и выдает разрешения прямого доступа самому приоритетному устройству по индивидуальной линии.

Библиографический список Вопросы к экзамену

1. Представление чисел в ЭВМ. Системы счисления (СС).

2. Полиномиальное представление числа в позиционной системе счисления. Вес разряда. Используемые в ЭВМ СС.

3. Перевод целых чисел из одной СС в другую.

4. Перевод правильных дробей из одной СС в другую.

5. Перевод 8-ричных и 16-ричных чисел в двоичную СС. Обратные преобразования.

6. Формы представления чисел в машине (числа с плавающей и с фиксированной точкой).

7. Кодирование чисел в машине. Прямой, обратный и дополнительный коды.

8. Сложение чисел в машинах с фиксированной точкой. Переполнение разрядной сетки.

9. Обобщенная архитектура микропроцессорной системы. Назначение устройств (CPU, ROM, RAM, ШД, ША, ШУ).

10. Обобщенная архитектура микропроцессора. Назначение функциональных блоков.

11. Обобщенный алгоритм выполнения команды.

12. Система команд МП КР1821ВМ85А. Классификация команд по назначению.

13. Структура команды. Формат команды.

14. Способы адресации. Классификация команд по типу адресации.

15. Команды передачи управления.

16. Понятие подпрограммы. Использование команд CALL и RET для организации подпрограмм.

17. Типы программ. Линейные и разветвляющиеся программы.

18. Циклические программы. Способы организации счетчика циклов.

19. Программная модель МП. Слово состояния процессора.

20. Информационный обмен при реализации команд различных типов:

MOV R1,R2; MOV M,R; MVI R,data; MVI M,data; LXI rp,data; LDA addr.

Приложение 1

Варианты заданий по переводу чисел из одной системы счисления в другую

Порядок выполнения.

1. Изучить теоретические основы систем счисления.

2. Заполнить таблицу, представив заданные числа (заполненная клетка строк таблицы) в других системах счисления (свободные клетки строки таблицы).

Число в системе счисления с основанием q (q=2,8,10,16,2-10)
B	Q	D	H	BCD
110111,01011
	45,25
		25,456
			7D,0B
				0110101,01101