Материал: А. Д. Чередов, А. Н. Мальчуков

Кроме того, появилось семейство микропроцессоров МЦСТ-R. Это семейство всключает в себя микропроцессоры: МЦСТ-R150, МЦСТ- R500, МЦСТ-R500S, МЦСТ-R1000 и МЦСТ-R1000M. Все микросхемы

реализуют архитектуру SPARC.

Среди особенностей архитектуры «Эльбрус» инженеры МЦСТ вы- деляют следующие:

• 
  6 каналов арифметико-логических устройств, работающих парал- лельно;
  
• 
  регистровый файл из 256 84-разрядных регистров;
  
• 
  аппаратная поддержка циклов, в том числе с конвейеризацией;
  
• 
  программируемое асинхронное устройство предварительной подкач- ки данных с отдельными каналами считывания;
  
• 
  поддержка спекулятивных вычислений и однобитовых предикатов;
  
• 
  широкая команда (VLIW-архитектура), способная при максимальном заполнении задать в одном такте до 23 операций (более 33 операций при упаковке операндов в векторные команды).
  

Кроме того, в архитектуре присутствует режим х86-совместимости. Для этого реализована система двоичной трансляции двоичных кодов х86 в коды процессра «Эльбрус».

Микропроцессор «Эльбрус-8С»

В июне 2014 г. была запущена в производство опытная партия уни- вресальных микропроцессоров «Эльбрус-8С». Данный микропроцессор

• 
  это полностью российская разработка. В таблице 3.3 приведены ос- новные характеристики микропроцессора «Эльбрус-8С».
  

Таблица 3.3

Технические характеристики

Параметр	Значение	Примечание
Архитектура процессора	«Эльбрус»	Количество вычислительных устройств с плавающей запятой увеличено с 4 до 6
Технологический процесс	28 нм
Рабочая тактовая частота	1300 МГц	Расчетное значение
Количество ядер	8
Производительность	250 GFlops	На операциях с одинароной точно- стью (FP32)
Кэш-память 2-го уровня	8 х 512 Кбайт	Отдельная кэш-память для каждого ядра
Кэш-память 3-го уровня	16 Мбайт	Разделяемая между всеми ядрами
Тип контроллеров памяти	DDR3-1600	С поддержкой ЕСС
Количество контроллеров памяти	4
Поддержка многопроцес- сорных систем	До 4-х процессо- ров
Каналы межпроцессорно- го обмена (пропускная способность)	3 (16 Гбайт/с)	Каналы дуплексные (пропускная способность в каждую сторону – 8 Гбайт/с)

Базовой операционной системой для платформы «Эльбрус» являет- ся ОС «Эльбрус», построенная на базе ядра Linux. Система программи- рования платформы поддерживает языки C, C++, Java, Фортран-77, Фортран-90.

На базе микропроцессора «Эльбрус-8С» планируется организовать массовое производство серверов, рабочих станций и других средств вы- числительной техники, предназначенных для применения в госу- дарсвунных учреждениях и бизнес-структурах, предъявляющих повы- шенные требования к информационной безопасности, а также для при- менения в области высокопроизводительных вычислений, обработки сигналов, телекоммуникации.

9. Микропроцессоры IBM POWER8

В агусте 2013 г. IBM представила восьмое поколение своих RISC- процессоров POWER, которые используются в её Unix-серверах. Если предыдущее поколение POWER7 было восьмиядерном, то новый POWER8 может содержать до двенадцати процессорных ядер. Макси- мальная тактовая частота – до 5 ГГц.

POWER8 разработан как микропроцессор с расширенной поддерж- кой многопоточности (рис. 3.23). Так, каждое ядро POWER8 имеет ап- паратную поддержку одновременного исполнения до 8-ми потоков, следовательно, 12-ядерный микропроцессор поддерживает до 96 пото- ков. В процессоре используется значительное количество eDRAM памя- ти в качестве кэшей (как на пластине процессора, так и вне её). На каж- дое ядро выделены кэши L1 размером 64 и 32 Кб (данные и инструк- ции), кэши L2 размером 512 Кб; процессор также имеет общий кэш L3 размером 48 (6-ядерные модели) или 96 Мб (12-ядерные модели). В процессор встроены высокопроизводительные контроллеры памяти (DDR3/DDR4) и системных каналов ввода-вывода (CAPI port на основе PCI Express 3.0 в том числе, для подключения ASIC, FPGA, GPU). Пи- танием процессора управляет встроенный микроконтроллер на базе PowerPC 405 с 512 килобайтами SRAM памяти, настраивая 1764 встро- енных регуляторов напряжения.

Для многих видов нагрузок процессор POWER8 показывает при-

рост производительности в 2-3 раза по сравнению с предыдущим про- цессором POWER7.

Производится по техпроцессу 22 нм по технологии кремний на изоляторе с 15 слоями металлизации. Двенадцатиядерный вариант со- держит 4,2 миллиарда транзисторов и имеет площадь кристалла в 650 мм². Шестиядерный вариант меньше — всего 362 мм².


Рис. 3.23. Структура ядра микропроцессора POWER8
Серверы на базе POWER8 начали выпускаться с июня 2014 г. при поддержке консорциума OpenPower. В консорциум входят такие корпо- рации, как IBM, Google, Nvidia и др. (всего 25 компаний). Отметим, что будучи членом OpenPower Foundation, IBM в этот раз предоставила членам консорциума детальную информацию и спецификации своих новых процессоров. Впервые IBM предложила лицензирование высоко- производительного ядра архитектуры POWER. Устройство микропро- цессоров будет доступно для покупки другими компаниями, входящими в OpenPower.

4. ПРИНЦИПЫ ОРГАНИЗАЦИИ ПОДСИСТЕМЫ ПАМЯТИ ЭВМ И ВС

1. Иерархическая структура памяти ЭВМ

Памятью ЭВМ называется совокупность устройств, предназна- ченных для запоминания, хранения и выдачи информации.

Основными характеристиками отдельных устройств памяти (запо- минающих устройств) являются емкость памяти, быстродействие и стоимость хранения единицы информации (бита).

Емкость памяти определяется максимальным количеством дан- ных, которые могут в ней храниться. Ёмкость измеряется в двоичных единицах (битах), машинных словах, но большей частью в байтах (1 байт = 8 бит). Часто емкость памяти выражают через число К = 2¹⁰ = 1024, например, 1024 бит = Кбит (килобит), 1024 байт = Кбайт (килобайт), 1024 Кбайт = 1 Мбайт (мегабайт), 1024 Мбайт = 1 Гбайт (гигабайт),

1024 Гбайт = 1 Тбайт (терабайт).

Быстродействие (задержка) памяти определяется временем до- ступа и длительностью цикла памяти. Время доступа представляет собой промежуток времени между выдачей запроса на чтение и момен- том поступления запрошенного слова из памяти. Длительность цикла памяти определяется минимальным временем между двумя последова- тельными обращениями к памяти.

Требования к увеличению емкости и быстродействия памяти, а также к снижению ее стоимости являются противоречивыми. Чем больше быстродействие, тем технически труднее достигается и дороже обходится увеличение емкости памяти. Исходя из этого, память ЭВМ

организуется в виде иерархической структуры запоминающих устройств, обладающих различным быстродействием, емкостью и сто- имостью. Причем более высокий уровень меньше по объему, быстрее и имеет большую стоимость в пересчёте на байт, чем более низкий уро- вень. Уровни иерархии взаимосвязаны: все данные на одном уровне мо- гут быть также найдены на низком уровне, и все данные на этом (более низком) уровне могут быть найдены на следующем, нижележащем уровне, и так далее, пока мы не достигнем основания иерархии. В структуре памяти, представленной на рис. 4.1, к верхнему (сверхопе- ративному) уровню относятся: управляющая память, регистры различ-

ного назначения, стек регистров, буферная память. На втором уровне находится основная (или оперативная) память. На последующих уров- нях размещается внешняя и архивная память. Система управления па- мятью обеспечивает обмен информационными блоками между уровня- ми, причем обычно первое обращение к блоку информации вызывает его перемещение с низкого (медленного) уровня на более высокий. Это позволяет при последующих обращениях к данному блоку осуществ- лять его выборку с более быстродействующего уровня памяти.

Успешное или неуспешное обращение к более высокому уровню называется соответственно «попаданием» (hit) или «промахом» (miss). Попадание есть обращение к объекту в памяти, который найден на бо- лее высоком уровне, в то время как промах означает, что он не найден на этом уровне. Доля попаданий, или коэффициент попаданий, есть до- ля обращений, найденных на более высоком уровне. Иногда она пред- ставляется в процентах. Аналогично для промахов.
Уровни


Сверхоперативный