Материал: Исследование узлов систем управления. лабораторный практикум. Герасимов М.И., Болдырев И.А

Внимание! Если размещение файла нарушает Ваши авторские права, то обязательно сообщите нам

няться они могут как асинхронно, так и синхронно (в момент подачи очередного счетного импульса). Функция L обычно имеет приоритет перед функцией счета, а функция R – перед ними обеими, так что одновременная подача нескольких управляющих воздействий ведет к выполнению наиболее приоритетной функции.

Специальные счетчики и делители

Особенность этих устройств состоит в том, что для выходного сигнала они имеют единственный вывод (хотя могут иметь и дополнительные выходы для каскадирования и т.п.). Основной функцией специальных счетчиков является выделение нужного числа импульсов из серии постоянной длины. Среди микросхем семейства ТТЛ в законченном виде выпускается только счетчик К155ИЕ8 (К импульсов из 64). В нем установка двоичного кода количества импульсов производится в режиме загрузки, имеются выходы и входы для каскадирования.

Делители предназначены для деления числа входных импульсов или частоты их следования на заданный коэффициент. Среди микросхем семейства ТТЛ в законченном виде выпускаются счетчики К555ПЦ1 (в 2N раз, где N = 2…31) /6/. В семействе КМОП есть программируемые делители на счетчиках

Джонсона К561ИЕ19 и 564ИЕ19 с Кдел от 3 до 21327. Однако в большинстве случаев делители строят на основе двоичных

счетчиков: полных или специальных. В частности, для получения делителя в 2n раз, где n = 1…5, используют счетчик К155ИЕ8, подавая на входы загрузки двоичный код числа n.

Рассмотрим реализацию делителей на полных счетчиках. Коэффициент деления Кдел может иметь постоянное или переменное, т.е. программируемое, значение. Делители с переменным Кдел управляются от внешних устройств, задающих коэффициент деления, а делителям с постоянным коэффициентам он задается путем соответствующей коммутации входов и выходов. Делители на полных счетчиках могут быть построены

26

по различным схемотехническим вариантам, например, с предварительной установкой исходного состояния, от которого счет ведется (вверх или вниз) до переполнения счетчика, либо с установкой заданного конечного состояния, до которого, начиная с нулевого, ведется счет входных импульсов, после чего результат сбрасывается и начинается новый счетный цикл. Последняя схема может использоваться не только в делителях, но и в узлах счета импульсов по основанию Кдел, тогда как счетчик с предустановкой исходного состояния выдает в ходе счета коды, не соответствующие количеству поступивших импульсов, а, следовательно, для счета использоваться не может. В счетчиках с предустановкой исходного состояния результирующий сигнал снимается с выхода переполнения, а в счетчиках со сбросом – с выхода дешифратора (компаратора) состояний – дополнительной схемы, выявляющей граничное состояние счетчика. Некоторые микросхемы счетчиков имеют для выполнения функции начальной установки встроенные элементы И (например, К555ИЕ5), что позволяет строить делители со сбросом без дополнительных элементов только с помощью обратных связей. Делители с переменным Кдел и установкой заданного конечного состояния включают в себя, помимо счетчика, компаратор кодов, на входы которого подают выходной код счетчика и опорный код А= Кдел, а выход подключают к R-входу счетчика. При достижении счетчиком состояния, код которого равен опорному, компаратор выдает сигнал, возвращающий счетчик в нулевое состояние. Следует отметить, что пребывание счетчика в заданном состоянии оказывается кратковременным (на временной диаграмме виден только так называемый "клык"), так что счетчик последовательно проходит состояния от 0 до Кдел–1 (всего Кдел состояний). Если схема используется в качестве счетчика импульсов по основанию Кдел, наличие "клыков" может быть недопустимым и в схему потребуется вводить дополнительные элемен-

27

ты. Рассмотрим функционирование счетчика К555ИЕ7 и раз-

личные схемы делителей, выполненные на его основе.

 

 

 

 

Микросхема ИЕ7

 

Микросхема представляет собой загружаемый синхрон-

ный четырехразрядный двоичный реверсивный счетчик с

асинхронной установкой в 0. Его условное обозначение изо-

бражено на рис. 2.2, функциональная схема и временнáя диа-

грамма функционирования приведены в справочниках. Струк-

турно счетчик состоит из четырех соединенных каскадно схем

тактируемых RS-триггеров с комбинационной логикой на вхо-

дах. Эта логика обеспечивает замыкание обратных связей, пе-

реводящее триггеры в счетный режим, параллельный перенос

между разрядами, загрузку произвольного кода и установку

триггеров в "0". При этом реализуется приоритет функции за-

грузки перед функцией счета, а функции начальной установки

– перед ними обеими, так что одновременная подача несколь-

ких управляющих воздействий ведет к выполнению наиболее

приоритетной функции. Вход CU (count up, обозначается так-

 

 

 

 

 

же С1 или "+1") предназначен для

 

D

СТ16

Q

 

подачи подсчитываемых импульсов

15

 

 

3

0

 

0

в режиме прямого счета, а вход CD

1

 

 

1

 

 

 

(count down, C2, "-1") – в режиме

10

 

 

2

2

 

1

обратного счета. Входы CU и CD

9

 

 

 

 

 

3

 

 

 

являются динамическими, причем

 

 

 

6

 

 

 

 

 

 

 

2

 

11

 

 

 

сигналы на этих входах восприни-

L

 

 

 

 

 

 

7

маются схемой счетчика тогда, ко-

 

 

 

3

 

 

 

 

гда они изменяют свое состояние с

 

C

 

 

 

5

U

 

 

 

"0" на "1". При прямом счете на

4

 

 

12

входе CD должно быть напряжение

D

 

PU

 

 

 

лог.1, при обратном счете напряже-

 

 

 

 

 

14

R

 

PD

13

ние лог.1 должно быть на входе CU.

 

 

 

 

 

 

 

 

 

Для записи в счетчик параллельного

 

 

Рис. 2.2

 

кода предназначены входы D0-D3,

 

 

 

при этом на вход L (load) должен

 

 

 

 

 

быть подан сигнал логического нуля (иногда этот вход обозна-

28

чают V или C). Установка счетчика в нулевое состояние (сброс) осуществляется подачей лог.1 на вход R и отрабатывается независимо от значений сигналов на остальных входах.

Выходы PU, PD (propagation carry up/down) предназначены для передачи сигнала переноса в соседнюю (старшую) микросхему. На выходе PU (обозначается также "≥15", "P") сигнал лог.0 появляется только в том случае, когда все триггеры счетчика находятся в единичном состоянии и поступил очередной импульс на вход CU. На выходе PD ("≤0", "B") сигнал лог.0 появляется в том случае, когда все триггеры счетчика находятся в нулевом состоянии и поступил очередной импульс на вход CD. При последовательном соединении нескольких микросхем К555ИЕ7 (то есть при увеличении разрядности счетчиков) выход РU предыдущей микросхемы соединяется со входом CU последующей, а выход РD предыдущей микросхемы со входом CD последующей.

Делители на базе счетчика ИЕ7

Рассмотрим реализацию на базе счетчика ИЕ7 делителя с постоянным коэффициентом Кдел и обнулением после прихода в заданное состояние. В этом случае в качестве дешифратора используют элемент И, на входы которого подают выходные сигналы с тех разрядов счетчика, которые в состоянии А= Кдел имеют значения лог.1. Выход логического элемента соединяют с R-входом счетчика. Такой счетчик последовательно прохо-

дит Кдел состояний от 0 до Кдел –1 (пребывание счетчика в состоянии А= Кдел оказывается кратковременным – он обнуляет-

ся). Результирующий сигнал может сниматься с выхода элемента И, однако он имеет малую длительность и для устойчивой работы последующих функциональных узлов лучше пользоваться выходным сигналом того разряда счетчика, который изменяет свое значение один раз за период счета. Более того, кратковременность импульса начальной установки может привести к необнулению некоторых разрядов счетчика, поэтому рекомендуется ввести либо схему задержки, удлиняющую им-

29

 

 

 

A

 

 

 

 

D0

СT16

Q

&

 

 

 

0

 

 

 

 

 

 

 

 

 

D3

 

1

S

T

N/A

 

 

2

 

 

 

 

 

 

 

лог.1

L

 

3

R

 

 

 

 

 

 

 

 

лог.1

CD

 

 

 

 

 

 

 

PU

 

 

 

 

 

 

 

 

 

 

CU

 

 

 

 

 

 

R

 

PD

 

 

 

 

 

 

 

 

 

N

 

 

 

 

 

 

 

 

 

Рис. 2.3

 

 

 

пульс начальной установки, либо дополнительный триггер. Схема делителя на счетчике ИЕ7 с триггером приведена на рис. 2.3.

Для сокращения разнообразия микросхем RS-триггер можно выполнить на такой же микросхеме, как и дешифратор (И-НЕ) – см. материал, изученный в разделе «Триггеры» курса «Цифровая электроника». Более того, если отказаться от возможности выявления А=15, то и компаратор, и триггер можно разместить в одном корпусе, включающем три логических элемента.

Для счетчика ИЕ7, имеющего функцию загрузки произвольного кода, возможен и другой схемотехнический вариант делителя – с предварительной установкой исходного состояния В, от которого счет ведется до переполнения счетчика. В этом случае на входах D0-D3 устанавливают код В, выход PU или PD (в зависимости от желаемого направления счета) подключают ко входу L, так что после перехода счетчика в конеч-

30

Источник: https://studfile.net/preview/16565369/