Материал: А. Д. Чередов, А. Н. Мальчуков

сказать, более вместителен, чем два отдельных кэша, разделенных между ядрами.

2. 
   Значительно снижается нагрузка на оперативную память систе- мы и на процессорную шину. В этом случае перед системой не стоит за- дача контроля и обеспечения когерентности кэш-памяти различных ядер.
   

Технология Intel Smart Memory Access

Под этим названием объединены несколько технологий.

1. 
   Усовершенствованный алгоритм предварительной выборки данных. Микроархитектура Core предполагает реализацию в процессо- ре 6 независимых блоков предварительной выборки данных. Два блока нагружаются задачей предварительной выборки данных из памяти в общий L2 кэш. Еще по два блока работают с кэшами L1 каждого ядра. Каждый из этих блоков независимо друг от друга отслеживает законо- мерные обращения (потоковые либо с постоянным шагом внутри мас- сива) исполнительных устройств к данным. Базируясь на собранной статистике, блоки предварительной выборки стремятся подгружать данные из памяти в процессорный кэш еще до того, как к ним последует обращение. Также L1 кэш каждого из ядер процессоров, построенных на базе Core, имеет по одному блоку предварительной выборки ин- струкций, работающих по аналогичному алгоритму.
   
2. 
   Memory disambiguation (устранение противоречий при досту- пе к памяти). Данная технология направлена на повышение эффектив- ности работы алгоритмов внеочередного исполнения инструкций, осу- ществляющих чтение/выгрузку (Load) и запись/сохранение (Store) дан- ных в память.
   

Технология Intel Intelligent Power Capability

При разработке новой микроархитектуры Core инженеры стреми- лись к оптимизации параметра «производительность на ватт». Поэтому они сразу предусмотрели набор технологий, направленных на снижение энергопотребления и тепловыделения, в первую очередь хорошо заре- комендовавшие себя технологии Intel Speed Step (динамическое изме- нение тактовой частоты процессора в зависимости от текущих потреб- ностей в вычислительной мощности), Halt State (отключает некоторые блоки процессора во время их бездействия) и др.

Но главная особенность новой архитектуры в том, что процессоры получили возможность интерактивного подключения тех собственных подсистем, которые используются в данный момент. Причем речь в данном случае идет не о ядрах целиком. Декомпозиция процессора на отдельные функциональные узлы выполнена на гораздо более низком уровне. Каждое из процессорных ядер поделено на большое количество блоков и внутренних шин, питание которыми управляется раздельно посредством специализированных дополнительных логических схем.

Недостатки микроархитектуры Intel Core

Существенным недостатком процессоров микроархитектуры Intel Core стал их немодульный дизайн (немодульное проектирование). Они изначально проектировались как двухъядерные полупроводнико- вые кристаллы. Последующий же переход к выпуску многоядерных представителей Core 2 стал выявлять слабые места такого подхода. Так, 4-ядерные и 6-ядерные представители микроархитектуры Intel Core про- сто собирались из нескольких 2-ядерных кристаллов, что приводило к затруднению взаимодействия между ними. Обмен данными между разрозненными ядрами организовывался через системную память

, что порой вызывало большие задержки, обусловленные ограниченной про- пускной способностью процессорной шины.

Еще одно узкое место возникало в многопроцессорных системах. Хотя Intel уже решил проблему с разделением системной шины, выпу- стив чипсеты, предлагающие собственную шину каждому процессору, производительность часто ограничивалась недостаточно высокой пропускной способностью шины памяти.

Таким образом, дальнейшее увеличение многоядерности и много- процессорности, выбранное основным вектором увеличения производи- тельности современных систем, рано или поздно должны были завести Intel в тупик, даже несмотря на то, что сама по себе микроархитектура Intel Core представляется очень удачной.

3. Микроархитектура Intel Nehalem

Микроархитектура Nehalem является дальнейшим развитием рас- смотренной выше микроархитектуры Intel Core.

Основные отличительные черты Nehalem

Основными отличительными чертами данной микроархитектуры являются следующие:

1. 
   Усовершенствованное по сравнению с Core вычислительное ядро.
   
2. 
   Многопоточная технология SMT (Simultaneous Multi-Threading), позволяющая исполнять одновременно два вычислительных потока на од- ном ядре.
   
3. 
   Три уровня кэш-памяти: L1 кэш размером 64 Кбайта на каждое яд- ро, L2 кэш размером 256 Кбайт на каждое ядро, общий разделяемый L3 кэш размером 4, 8 и до 24 Мбайт.
   
4. 
   Интегрированный в процессор контроллер памяти с поддержкой нескольких каналов DDR3 SDRAM.
   
5. 
   Новая шина QPI с топологией точка–точкадля связи процессора с чипсетом и процессоров между собой.
   
6. 
   Модульная структура.
   
7. 
   Монолитная конструкция – процессор состоит из одного полупро- водникового кристалла.
   
8. 
   Технологический процесс с нормами производства – не более 45 нм.
   
9. 
   Использование двух, четырех или восьми ядер.
   
10. 
    Управление питанием и Turbo-режим.
    

Усовершенствования вычислительного ядра

Несмотря на то, что процессоры семейства Nehalem преподносятся Intel как носители новой микроархитектуры, основная их часть – вычис- лительное ядро – по сравнению с Core изменилась не столь значительно, наибольшие улучшения кроются в инфраструктуре.

На рис. 3.8 представлена обобщенная структура ядра процессора с микроархитектурой Intel Nehalem.

L1 Кэш команд	TLВ
Блок выборки команд и преддекодирования

Core 1 _{L3 кэш}












Рис. 3.8. Структура ядра процессора микроархитектуры Nehalem

В рассматриваемом ядре так называемый предпроцессор содержит следующие блоки: блок выборки команд и преддекодирования; блок предсказания переходов (ветвлений); блок очередей инструкций; деко- дер инструкций; блок обнаружения циклов в программе.

Сначала х86 инструкции выбираются (Fletch) из кэш-памяти ко-