Материал: А27463 Дорошков А.В. Теория и компьюторное моделирование устройств электроники Учеб. пособие 2006

– какая комбинация входных информационных сигналов является запрещенной для асинхронного триггера с инверсными входами?

– при каких логических уровнях информационных сигналов асинхронный триггер с инверсными входами осуществляет сохранение своего состояния?

5.4. Завершить работу, закрыв программу Electronics Workbench не сохраняя файлов с результатами моделирования (File  Revert to  Saved…ОК).

Таблица 5.4

6. Провести исследования работы статического синхронного триггера с прямыми входами, реализованного на четырех логических элементах 2И-НЕ.

Схема моделируемой установки приведена на рис. 5.6. На логических элементах и выполнен триггер с инверсными входами. Логические элементы и играют роль инвертирующих цифровых ключей, управляющих подачей сигналов сброса и установки на информационные входы триггера. При эти ключи закрыты.

Для проведения исследований выполнить следующую последовательность действий:

6.1. Собрать лабораторную установку в соответствии со схемой на рис. 5.6. Выбор элементов схемы и установку их параметров произвести, как указано в п. 4.

Рис. 5.6. Схема установки для исследования статического синхронного триггера с прямыми входами

6.2. Включить лабораторную установку, используя переключатель в правом верхнем углу окна программы Electronics Workbench v.5.12.

6.3. Зафиксировать и отметить на графиках (рис. 5.7) логические уровни выходных сигналов и триггера при различных комбинациях логических сигналов на входах установки и сброса . Комбинации входных сигналов набирать при помощи ключей SB1, и SB3 последовательно в соответствии с временными диаграммами на рис. 5.7.

Примечание. При уровне синхросигнала C = 0 необходимо убедиться, что ни при какой комбинации на информационных входах R- и S-триггера не происходит изменений его состояния.

Рис. 5.7. Временные диаграммы работы статического синхронного триггера с прямыми входами

6.4. Заполнить по результатам эксперимента таблицу истинности синхронного триггера с прямыми входами (табл. 5.5). Для этого проанализировать временные диаграммы и получить ответы на следующие вопросы:

– при каких логических уровнях информационных сигналов статический синхронный триггер с прямыми входами устанавливается в единичное состояние?

– при каких логических уровнях информационных сигналов статический синхронный триггер с прямыми входами устанавливается в нулевое состояние?

– какая комбинация входных информационных сигналов является запрещенной для статического синхронного триггера с прямыми входами?

– при каких логических уровнях информационных сигналов триггер осуществляет сохранение своего состояния?

6.5. Завершить работу, закрыв программу Electronics Workbench не сохраняя файлов с результатами моделирования (File à Revert to  Saved… à ОК).

Таблица 5.5

7. Провести исследования работы триггера на семи двухвходовых логических элементах 2И-НЕ и двух трехвходовых логических элементах 3И-НЕ.

Схема моделируемой установки с триггером приведена на рис. 5.8. В ней имеется два синхронных триггера с прямыми входами. На элементах реализован ведущий триггер (master), а на элементах – ведомый (slave). Запись в ведущий триггер происходит по высокому логическому уровню сигнала на синхровходе (). В это время ведомый триггер сохраняет свое состояние вследствие закрытых ключей .

Рис. 5.8. Схема установки для исследования триггера

При изменении сигнала на синхровходе на противоположное () ведущий триггер переходит в режим хранения, так как закрываются ключи . В это же время, благодаря открытию ключей , происходит перезапись выходных сигналов ведущего триггера в ведомый. Последующее изменение уровня логического сигнала на синхровходе с нуля на единицу () переводит ведомый триггер в режим хранения, а ведущий – в режим записи. Если на входах присутствует логическая единица, то при изменении сигнала на синхровходе с единицы на ноль происходит инвертирование состояния ведомого триггера на элементах .

Для проведения исследований выполнить следующую последовательность действий:

7.1. Из программы Electronics Workbench открыть файл «s_2jk(И-НЕ).ewb» со схемой установки для исследования триггера. Путь открытия файла: File  Open  в открывшемся окне «Open Circuit File» двойным щелчком левой клавиши мыши открыть папку «2102»  выбрать файл «s_2jk(И-НЕ).ewb»  нажать кнопку «Открыть».

7.2. Сохранить открытый файл под именем «№ компьютера_s_2jk(И-НЕ).ewb» в папке «2102» (File  Save As… впечатать имя сохраняемого файла, например «W2_ s_2jk(И-НЕ).ewb»  нажать кнопку «Сохранить» при помощи левой клавиши мыши.

7.3. Проверить соответствие открытой схемы в окне программы Electronics Workbench схеме установки на рис. 5.8. В случае отличий внести коррективы.

Примечание. При отсутствии файла с готовой схемой выбор моделей элементов схемы и установку их параметров производить по аналогии с п. 4.

Так как в библиотеке компонентов нет пиктограммы трехвходового логического элемента 3И-НЕ, то необходимо сделать следующее:

– на панели компонентов открыть группу логических цифровых микросхем Logic Gates;

– перетащить на рабочее поле элемент 2И-НЕ (2-Input NAND Gate) и двойным щелчком левой клавиши мыши вызвать его диалоговое окно 2-Input NAND Gate Properties (рис. 5.9);

– открыть вкладку Numder of Inputs и установить переключатель в положение 3;

– открыть вкладку Library, выделить библиотеку Dor1, а в окошке Models – TTL* (для ) и TTL (для );

– открыть вкладку Label и в окошке Label впечатать буквенно-цифровое обозначение элемента на схеме DD1 (или DD2 для второго элемента);

– щелкнуть по кнопке OK при помощи левой клавиши мыши и тем самым закрыть диалоговое окно свойств элемента.

Рис. 5.9. Диалоговое окно 2-Input NAND Gate Properties

7.4. Включить лабораторную установку, используя переключатель в правом верхнем углу окна программы Electronics Workbench v. 5.12.

7.5. Зафиксировать и отметить на графиках рис. 5.10 логические уровни выходных сигналов , , и триггера при различных комбинациях логических сигналов на информационных и входах и синхровходе . Комбинации входных сигналов набирать при помощи ключей ,и последовательно в соответствии с временными диаграммами на рис. 5.10.

Рис. 5.10. Временные диаграммы работы триггера

7.6. Проанализировать полученные данные и получить ответы на следующие вопросы:

– при каких логических уровнях входных сигналов триггер устанавливается в единичное состояние?

– при каких логических уровнях входных сигналов триггер устанавливается в нулевое состояние?

– имеется ли запрещенная комбинация входных информационных сигналов для триггера?

– при каких логических уровнях входных сигналов триггер осуществляет сохранение своего состояния?