Материал: Отчет по лабораторной работе №8 МСвСПД

МИНИСТЕРСТВО ЦИФРОВОГО РАЗВИТИЯ И МАССОВЫХ КОММУНИКАЦИЙ РОССИЙСКОЙ ФЕДЕРАЦИИ

Федеральное государственное бюджетное образовательное учреждение

высшего образования

«Санкт-Петербургский государственный университет телекоммуникаций

им. проф. М. А. Бонч-Бруевича»

Кафедра сетей связи и передачи данных

Отчет по лабораторной работе №8

«Построение цифрового скремблера/дескремблера в симуляторе Logisim»

По дисциплине: «Многофункциональный синтез в системах передачи данных»

Цель работы:

Научиться строить схемы скремблеров/дескремблеров разных типов в симуляторе Logisim.

Ход выполнения работы:

7 Вариант

8.3.1. Самосинхронизирующиеся скремблеры

Исходные данные:

1. Для заданных параметров (длина регистра и разряды регистра и = , охваченные обратной связью) построить в симуляторе Logisim схему самосинхронизирующегося скремблера. На вход скремблера подключить сдвиговый регистр длиной 32 разряда, в который будет записываться входная двоичная информационная комбинация . Выход скремблера подключить к сдвиговому регистру длиной 32 разряда, в который будет записан результат скремблирования.

Рисунок 1. Схема самосинхронизирующегося скремблера

2. Передать через скремблер двоичную информационную комбинацию длиной 32 разряда. Комбинация задана в табл. 7.1 в двоично-десятичном виде. Сравнить процесс и результат работы скремблера с результатом соответствующей практической работы.

Рисунок 2. Последовательность на входе самосинхронизирующегося скремблера

Рисунок 3. Последовательность на выходе самосинхронизирующегося скремблера.

3. Построить в симуляторе Logisim соответствующую схему самосинхронизирующегося дескремблера. На вход дескремблера подключить сдвиговый регистр длиной 32 разряда, в который будет записываться скремблированная комбинация. Выход дескремблера подключить к сдвиговому регистру длиной 32 разряда, в который будет записан результат дескремблирования.

Рисунок 4. Последовательность на входе самосинхронизирующегося дескремблера.

Рисунок 5. Исходная последовательность на выходе самосинхронизирующегося дескремблера.

4. Внести одиночную ошибку в результат скремблирования и передать комбинацию с ошибкой через схему дескремблера. Сравнить результат с исходной информационной комбинацией. Сделать выводы по полученным результатам.

Внесем ошибку в один бит последовательности:

Рисунок 6. Ошибочная последовательность на входе самосинхронизирующегося дескремблера.

Рисунок 7. Ошибочная последовательность на выходе самосинхронизирующегося дескремблера.

8.3.2. Аддитивные скремблеры

1. Для заданного неприводимого полинома построить в симуляторе Logisim схему аддитивного скремблера/дескремблера. На вход скремблера/дескремблера подключить сдвиговый регистр длиной 32 разряда, в который будет записываться входная комбинация. Выход скремблера/дескремблера подключить к сдвиговому регистру длиной 32 разряда, в который будет записан результат скремблирования/дескремблирования.

Рисунок 8. Схема аддитивного скремблера.

2. Передать через скремблер информационную комбинацию длиной 32 разряда. Комбинация задана в табл. 7.1 в двоично-десятичном виде. Сравнить процесс и результат работы скремблера с результатом соответствующей практической работы.

Рисунок 9. Последовательность на входе аддитивного скремблера.

Рисунок 10. Последовательность на выходе аддитивного скремблера.

3. Получившийся результат передать через схему дескремблера. Сравнить процесс и результат работы дескремблера с результатом соответствующей практической работы. Убедиться, что результат соответствует заданной информационной комбинации.

Рисунок 11. Последовательность на входе аддитивного дескремблера.

Рисунок 12. Исходная последовательность на выходе аддитивного дескремблера.

4. Внести одиночную ошибку в результат скремблирования и передать комбинацию с ошибкой через схему дескремблера. Сравнить результат с исходной информационной комбинацией. Сделать выводы по полученным результатам.

Рисунок 13. Ошибочная последовательность на входе аддитивного дескремблера.

Рисунок 14. Ошибочная последовательность на выходе аддитивного дескремблера.

18 Вариант

8.3.1. Самосинхронизирующиеся скремблеры

Исходные данные:

1. Для заданных параметров (длина регистра и разряды регистра и = , охваченные обратной связью) построить в симуляторе Logisim схему самосинхронизирующегося скремблера. На вход скремблера подключить сдвиговый регистр длиной 32 разряда, в который будет записываться входная двоичная информационная комбинация . Выход скремблера подключить к сдвиговому регистру длиной 32 разряда, в который будет записан результат скремблирования.

Рисунок 1. Схема самосинхронизирующегося скремблера

2. Передать через скремблер двоичную информационную комбинацию длиной 32 разряда. Комбинация задана в табл. 7.1 в двоично-десятичном виде. Сравнить процесс и результат работы скремблера с результатом соответствующей практической работы.

Рисунок 2. Последовательность на входе самосинхронизирующегося скремблера

Рисунок 3. Последовательность на выходе самосинхронизирующегося скремблера.

3. Построить в симуляторе Logisim соответствующую схему самосинхронизирующегося дескремблера. На вход дескремблера подключить сдвиговый регистр длиной 32 разряда, в который будет записываться скремблированная комбинация. Выход дескремблера подключить к сдвиговому регистру длиной 32 разряда, в который будет записан результат дескремблирования.

Рисунок 4. Последовательность на входе самосинхронизирующегося дескремблера.

Рисунок 5. Исходная последовательность на выходе самосинхронизирующегося дескремблера.

4. Внести одиночную ошибку в результат скремблирования и передать комбинацию с ошибкой через схему дескремблера. Сравнить результат с исходной информационной комбинацией. Сделать выводы по полученным результатам.

Внесем ошибку в один бит последовательности:

Рисунок 6. Ошибочная последовательность на входе самосинхронизирующегося дескремблера.

Рисунок 7. Ошибочная последовательность на выходе самосинхронизирующегося дескремблера.

8.3.2. Аддитивные скремблеры

1. Для заданного неприводимого полинома построить в симуляторе Logisim схему аддитивного скремблера/дескремблера. На вход скремблера/дескремблера подключить сдвиговый регистр длиной 32 разряда, в который будет записываться входная комбинация. Выход скремблера/дескремблера подключить к сдвиговому регистру длиной 32 разряда, в который будет записан результат скремблирования/дескремблирования.

Рисунок 8. Схема аддитивного скремблера.

2. Передать через скремблер информационную комбинацию длиной 32 разряда. Комбинация задана в табл. 7.1 в двоично-десятичном виде. Сравнить процесс и результат работы скремблера с результатом соответствующей практической работы.

Рисунок 9. Последовательность на входе аддитивного скремблера.

Рисунок 10. Последовательность на выходе аддитивного скремблера.

3. Получившийся результат передать через схему дескремблера. Сравнить процесс и результат работы дескремблера с результатом соответствующей практической работы. Убедиться, что результат соответствует заданной информационной комбинации.

Рисунок 11. Последовательность на входе аддитивного дескремблера.

Рисунок 12. Исходная последовательность на выходе аддитивного дескремблера.

4. Внести одиночную ошибку в результат скремблирования и передать комбинацию с ошибкой через схему дескремблера. Сравнить результат с исходной информационной комбинацией. Сделать выводы по полученным результатам.

Рисунок 13. Ошибочная последовательность на входе аддитивного дескремблера.

Рисунок 14. Ошибочная последовательность на выходе аддитивного дескремблера.