Материал: Электромагнитная совместимость радиотехнических систем. лабораторный практикум. Федоров С.М., Ищенко Е.А

Рис. 29. Модифицированные для моделирования характеристики сигналов

Далее необходимо настроить время моделирования (Tmax); настроить характеристики для построения глазковой диаграммы, если требуется. Итоговые настройки моделирования приведены на рис. 30.

Рис. 30. Настройки моделирования

После запуска моделирования необходимо переключиться на вкладку Schematic, где в навигационном дереве появится задача SI-TD.

25

Первая вкладка содержит сигналы, которые поступали на вход, выход элементов. Сигнал стимулирования – рис. 31, выходящий сигнал – рис. 32, приходящий на U2 – рис. 33, 34.

Рис. 31. Подаваемая последовательность бит 1010110

Рис. 32. Сигнал на выходе U1-4

Рис. 33. Сигнал на входе U2, без линии задержки

26

Рис. 34. Сигнал после линии задержки

Так, заметны искажения сигналов после прохождения цепи из конденсатора, резистора, а также для второго входа U2 – линии задержки, данные искажения могут привести к проблемам в срабатывании цифрового устройства. Наложенные сигналы приведены на рис. 35, глазковая диаграмма для длины в 7 бит приведена на рис. 36, для 2 бит – рис. 37.

Рис. 35. Картины сигналов красный – выход U1, зеленый – вход U2 без ЛЗ, синий – с ЛЗ

Рис. 36. Глазковая диаграмма n=7 бит

27

Рис. 37. Глазковая диаграмма n=2 бита

Результирующие графики сигналов названы в соответствии с линией по которой протекал ток, например, PU1-4(NETC1_1) соответствует прохождению сигнала с ножки (4) микросхемы – U1 по шине до конденсатора C1, также аналогично можно прочитать соответствие сигналов линии протекания, благодаря чему, вычислить дорожку, которая может быть модернизирована, достаточно просто.

Данный режим моделирования особо важен для ситуаций, когда сигнал проходит несколько слоев печатной платы, так как у переходного отверстия есть сопротивление и индуктивность, которые способны привести к потерям целостности сигналов и внести дополнительные потери, а также данный формат моделирования является важным компонентом проверки ЭМС печатных плат.

Моделирование целостности питания (PI Analysis)

Одним из важнейших компонентов исследования электромагнитной совместимости является построение полной картины импедансов линии питания,

в CST PCB Studio этим занимается инструмент PI Analysis (power integrity), ко-

торый с недавнего времени доступен, как отдельный плагин в Altium Designer – PDN. Результатом моделирования становится график зависимости импедансов от частоты, а также существует возможность нанесения картин сопротивления на поверхность проводников.

В данном режиме исследуются в первую очередь шины питания – VCC, VDD и возвращающий назад – GND полигон или линия. Стоит учитывать, что одной из важнейших характеристик любого проводника является его ширина, так как от этого зависит сопротивление линии, а также максимально возможное значение токов, которые могут протекать по линии. Так, если провести грамотный анализ полученных результатов можно понять, как требуется изменить дорожку или добавить разделяющий конденсатор (разъединяющий конденсатор), чтобы понизить сопротивление линии, так как высокие значения импедансов

28

приводят к обрыву питания для микросхем, что может вывести из строя все устройство.

Рассмотрим пример использования данного инструмента. Для примера была сформирована схема в Altium Designer – рис. 38, которая содержит в себе 4 микросхемы TI SN74AHCT157DB, а также точки подключения – P2 и P3; P1играет роль шины питания, то есть представляет собой коннектор, к которому подключается «+» источника питания и общая шина.

Рис. 38. Исследуемая схема

Так как данная схема имеет достаточно сложную структуру, потребовалось использование четырехслойной печатной платы, на основе которой были созданы две модели – рис. 39 и 40, которые имеют одинаковое соединение элементов между собой, но обладают серьезным различием в конструкции шин питания и заземления. Так, у платы с рис. 39 применяется заливка полигоном земляного слоя, в то время как на плате с рис. 40 – используются максимально тонкие проводники.

Рис. 39. Четырехслойная печатная плата с широкими линиями питания и земляным полигоном

29