Материал: Методические указания к выполнению лабораторных работ по дисциплине «Проектирование цифровых устройств в базисе ПЛИС» для студентов направления «Электроника и наноэлектроника». Строгонов А.В., Кошелева Н.Н

ЛАБОРАТОРНАЯ РАБОТА № 3 Проектирование конечных автоматов с

использованием функциональных блоков из библиотеки Reference Blockset/Control Logic Xilinx System Generator

Цель работы: освоение методологии Black Boxes Xilinx System Generator для разработки цифровых автоматов

Задание:

1) разработайте согласно выбранному варианту задания имитационную модель конечного автомата на основе функционального блока Mealy State Machine из библиотеки

Reference Blockset/Control Logic;

3)осуществите имитационное моделирование и убедитесь в правильности функционирования конечного автомата;

4)извлеките в автоматическом режиме VHDL-код и осуществите функциональное моделирование в Xilinx ISE;

5)дайте оценку быстродействия проекта и задействованных логических ресурсов ПЛИС.

Теоретические сведения

На рис. 16 показано расположение функционального блока Mealy State Machine в библиотеке Xilinx Reference Blockset/Control Logic. На основе этого блока разработаем имитационную модель (рис. 17а) и проведем моделирование (рис. 17б). Предварительно необходимо отредактировать матрицу переходов и матрицу формирования выходного сигнала (рис. 18а) согласно рис. 3. Задать разрядность выходного сигнала (1-разрядный выходной сигнал MAX) и время дискретизации (1 с). На рис. 18б показана структурная схема автомата Мили, а на рис. 19 представлено функциональное моделирование в САПР Xilinx ISE.

29

30

Рис. 16. Расположение функционального блока Mealy State Machine в библиотеке Xilinx Reference Blockset/Control Logic

30

31

а) б)

Рис. 17. а) Имитационная модель конечного автомата на основе функционального блока Mealy State Machine представленного на рис.3; б) результаты моделирования

31

32

а) б)

Рис. 18. а) Настройки функционального блок Mealy State Machine; б) структурная схема автомата Мили

32

33

Рис. 19. Функциональное моделирование конечного автомата на основе функционального блока Mealy State Machine в САПР Xilinx ISE

33