Материал: Аналоговая и цифровая электроника. Учебное пособие. 2000

значенное для подсчета входных импульсов. Счетчики строятся на триггерах T- типа и некоторых логических схемах для формирования управляющих сигна- лов.

Основными параметрами счетчика являются коэффициент пересчета и быстродействие. В зависимости от коэффициента пересчета (M) счетчики под- разделяются на двоичные (коэффициент пересчета M=2n) и счетчики с произ- вольным коэффициентом пересчета (M¹2n). Разновидностью последних явля- ются двоично-десятичные счетчики (M=10).

В зависимости от направления счета счетчики бывают: суммирующие, вычитающие и реверсивные. Последние в зависимости от управляющего сигна- ла работают как суммирующие или как вычитающие.

По способу организации межразрядных связей счетчики делятся на счет- чики с последовательным переносом, счетчики с параллельным переносом и счетчики с параллельно-последовательным переносом.

Самые простые и вместе с тем самые медленные – это счетчики с после- довательным переносом. Наибольшим быстродействием обладают счетчики с

Рис.143. Схемы четырехразрядного счетчика с параллельным(а) и со сквозным(б) перено- сом.

116

параллельным переносом. Двоичные счетчики обеспечивают коэффициент пе- ресчета M=2n.

Для получения суммирующего двоичного счетчика T-триггеры должны иметь инверсные динамические входы (должны переключаться по срезу такто- вого импульса C). Для получения вычитающего счетчика T-триггеры должны иметь прямые динамические входы. Таким образом, направление счета можно изменять путем изменения межразрядных связей. На этом принципе строятся реверсивные счетчики.

Рассмотренный выше счетчик является счетчиком с последовательным переносом. Его быстродействие tК max зависит от количества разрядов

tК max = n•tK.тр.,

где tK.тр – время переключения одного счетчика.

Для увеличения быстродействия используются счетчики с параллельным переносом или со сквозным переносом.

Для этого необходимо использовать синхронные T-триггеры. Здесь триг- геры устанавливаются в соответствующие состояния одновременно по перед- нему фронту синхроимпульса. Легко видеть, что быстродействие схемы(а) рав- но времени переключения одного триггера. В схеме(б) быстродействие схемы

равно

tK max = tK.тр + n tз.л. ,

где tз.л – время задержки логического элемента.

Счетчики с произвольным коэффициентом пересчета строятся на основе двоичных счетчиков с организацией обратной связи с выходных шин через схему И на вход R счетчика.

На рис.144 приведена схема и временная диаграмма работы двоично- десятичного счетчика. Здесь при поступлении десятого импульса (код 1010) на выходах схемы И формируется сигнал, который переводит счетчик в ноль (код

Рис.144. Схема двоично-десятичного счетчика(а) и временная диаграмма его работы(б).

0000). Если на входы системы DD2 подать сигналы Q3 и Q4, то получится счет- чик с коэффициентом пересчета M=12 и т.д.

117

Имеется много ИС, в которых счетчик совмещен с другими комбинаци- онными схемами, например:

счетчик-дешифратор К176ИЕ8, К176ИЕ9, счетчик-преобразователь в семисегментный код К176ИЕ3, К176ИЕ4.

Существуют реверсивные счетчики К561ИЕ11(М=16), К561ИЕ14(М=10); программируемые счетчики К561ИЕ15, К561ИЕ19; часовые счетчики К176ИЕ12, К176ИЕ13, К176ИЕ17, К176ИЕ18 и др.

Накапливающие сумматоры предназначены для последовательного суммирования нескольких чисел. Причем в каждом такте к предыдущей сумме добавляется очередное число.

Накапливающие сумматоры строятся на базе комбинационных суммато- ров и параллельных регистров.

Установка в ноль сумматора происходит при поступлении сигнала на вход "R" регистра. Затем поступает первое число A1 и по сигналу "Прием" оно запоминается в регистре и поступает на выходные шины S и на вход B сумма- тора. При этом на выходе комбинационного сумматора DD1 формируется сум- ма двух чисел. В момент времени t1 на сумматор поступает второе число A2, которое суммируется с числом A1 и по сигналу "Прием" запоминается в реги- стре DD2. Следующее число A3 складывается с суммой чисел A1 и A2 и т.д., т.е. в регистре накапливается сумма чисел.

4.5. Базовые логические элементы.

Основные требования к базовым логическим элементам(БЛЭ). Инте-

гральные логические элементы, как известно, являются основной элементной

Рис.145. Схема накапливающего сумматора(а) и временная диаграмма его работы(б).

базой для построения цифровых устройств. Для надежной работы реальных

118

ботке ИС наибольшее распространение получили следующие базовые логиче- ские элементы (БЛЭ):

-транзисторно-транзисторная логика (ТТЛ);

-эмиттерно-связанная логика (ЭСЛ);

-интегрально-инжекторная логика (И2Л);

-логика на однотипных полевых транзисторах;

-логика на комплементарных полевых транзисторах (КМОП).

В первых трех типах используются биполярные транзисторы, в послед- них – полевые транзисторы.

Наиболее распространенными на сегодняшний день являются ИС, реали- зующие ТТЛ и ее разновидности (ТТЛШ). Интегральные схемы данного типа обладают средним быстродействием (fмак=20÷50 МГц)и средней потребляемой мощностью.

Интегральные схемы, реализующие ЭСЛ, являются наиболее быстродей-

ствующими, однако, они потребляют большую мощность и имеют нестандарт- ные уровни входных и выходных сигналов.

Базовые элементы И2Л разработаны для БИС. Их отличает высокая сте- пень интеграции, низкое напряжение питания, возможность регулировать в широких пределах быстродействие и потребляемую мощность.

Особенностью ИС, выполненных на полевых транзисторах, является ма-

лая потребляемая мощность и возможность работы в широких интервалах пи- тающих напряжений. Микросхемы обладают высокой помехоустойчивостью и технологичностью изготовления.

120