Материал: Аналоговая и цифровая электроника. Учебное пособие. 2000

Внимание! Если размещение файла нарушает Ваши авторские права, то обязательно сообщите нам

D

&

 

Q

 

&

C

 

 

 

 

 

 

&

&

Q

1

 

 

 

 

 

 

а)

D

t

 

C

t

 

Q

t

 

Q

t

 

T1

&

1

T1

t

 

t

T2

 

 

T2

 

Q

 

&

D

t

D

 

 

 

 

 

 

 

t

 

 

б)

Q

 

 

 

Рис.133. Схема и временная диаграмма работы однотактного D-триггера(а) и двухтактного

D-триггера(б).

Работа триггеров поясняется временной диаграммой работы. Разновидностью D-триггера является VD-триггер. Этот триггер дополни-

тельно снабжен входом разрешения работы V. При V=1 триггер функционирует как обычный D-триггер. При V=0 триггер работает в режиме хранения инфор- мации.

Триггеры выпускаются в виде ИС.В одном корпусе может быть 2, 4, 8, 16 триггеров.

Т-триггеры имеют один информационный вход Т и изменяют свое со- стояние на противоположное при поступлении на этот вход сигнала Т.

Функционирование Т-триггера описывается уравнением

Qn +1 = Qn T + QnT

Т триггер можно построить на базе D - триггера

 

 

 

 

 

 

 

Tn

T

n

 

 

 

 

 

 

 

 

 

 

 

 

ВходныеВыходные

 

Qn

 

 

 

 

 

 

 

 

 

T

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Tn

Qn+1

 

0

 

1

 

 

 

 

D

 

 

 

 

Q

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

 

 

 

 

 

 

 

 

 

 

 

 

Qn

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Qn

1

 

0

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

 

n

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q

 

 

T

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C

 

 

 

 

 

 

 

 

а)

 

 

 

 

 

 

б)

 

 

 

 

 

 

 

 

 

 

 

 

 

Q

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

в)

Рис.134. Таблица истинности(а) и карта Вейча(б) для Т-триггера и . Т-триггер на базе D – триггера(в)

Более надежны двухступенчатые Т-триггеры, выполненные в виде двух последовательно соединенных триггеров ведущего и ведомого. При этом но-

111

вая информация вначале записывается в первый триггер, а затем переписывает- ся во второй. На принципиальных схемах двухступенчатые триггеры обознача- ются сдвоенной буквой ТТ.

JK-триггер в отличие от RS-триггера не имеет запрещенных комбинаций входных сигналов. При поступлении сигналов на оба входа J и K триггер изме- няет свое состояние на противоположное. Уравнение работы асинхронного и синхронного JK-триггера имеет вид:

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Qn +1 = jQn

 

+ KQn - для асинхронного

Qn +1

 

 

 

 

+

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

= C( jQn

KQn) + CQn - для синхронного.

 

 

 

 

 

 

 

 

 

 

 

 

kn

 

 

 

 

 

 

 

 

 

входные

выход.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

kn

 

jn

 

kn

Qn+1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

0

 

Qn

 

 

Qn

0

 

 

0

 

 

1

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

1

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Qn

0

 

 

1

 

 

1

 

0

 

 

 

1

 

0

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

jn

 

 

 

 

 

 

 

 

 

 

Q

 

 

 

 

 

 

 

 

 

 

 

 

 

jn

 

 

 

 

 

n

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

jn

 

 

 

а)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

б)

 

 

 

 

 

 

 

 

 

Рис.135. Таблица истинности(а) и диаграмма Вейча(б) для JK-триггера.

На рис.136 приведена схема JK-триггера, построенная на базе двухступенчато- го RS-триггера с запрещенными связями.

 

 

 

 

 

 

 

 

 

 

 

 

j

 

 

 

&

 

 

S

 

T

 

 

 

 

 

C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

K

 

 

 

 

 

 

 

 

 

 

 

 

 

 

&

 

 

R

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

T

Q

j

TT

Q

&

 

j

 

S

 

 

 

 

 

 

C

 

 

 

 

 

C

 

&

 

Q

 

 

R

K

 

 

 

 

Q

 

 

K

 

 

 

 

 

1

а)

б)

Рис.136. Схема JK-триггера(а) и его условное обозначение(б).

JK-триггер является универсальным триггером. На его основе можно построить

RS, D, T-триггера.

Триггера с динамическим управлением. Недостатком триггеров со стати- ческим управлением является то, что информационные сигналы на их входах не должны изменятся во всем интервале действия сигнала С. От этого недостатка свободны триггера с динамическим управлением. В таких триггерах переклю-

112

чение триггера происходит в течение короткого времени вблизи фронта или среза импульса синхронизации. Если триггер переключается передним фронтом синхроимпульса, то говорят, что он имеет прямой динамический вход, если триггер переключается задним фронтом, то снабжен инверсным динамиче- ским входом.

 

 

 

 

T

 

Q

 

 

T

 

Q

 

 

 

 

T

 

Q

 

 

 

T

 

Q

С

С

 

 

 

 

 

 

C

C

 

 

 

 

 

С

 

C

 

 

 

 

 

C

C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q

 

 

 

 

 

Q

 

 

 

 

 

 

 

Q

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

б)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

а)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис.137. Условные обозначения триггер с прямым динамическим входом(а) и с обратным динамическим входом(б) синхронизации.

Таким образом триггер с динамическим управлением не чувствителен к изменению информационных сигналов при действии сигналов С=1 и С=0. Пе- реключение триггера происходит по переднему или заднему фронту синхроим- пульса.

Триггеры входят в состав многих функциональных последовательных цифровых устройств таких как регистры, счетчики, накапливающие сумматоры и т. д.

113

Регистром называется последовательное цифровое устройство, предна- значенное для записи, хранения, выдачи или сдвига информации. В ряде случа- ев в регистре могут выполняться логические операции или операции преобра- зования кодов, например, из параллельного кода в последовательный и обрат- но. Регистр представляет собой совокупность триггеров, число которых соот- ветствует числу разрядов в слове, и вспомогательных схем для выполнения операций.

По способу приема информации регистры подразделяются на параллель- ные, последовательные и последовательно-параллельные.

В параллельных регистрах запись информации производится параллель- ным кодом одновременно по всем разрядам. Параллельные регистры применя- ются для хранения информации и поэтому называются еще регистрами памяти. Параллельный регистр может быть выполнен на RS или D-триггерах.

 

 

 

 

 

 

 

 

 

Q1

 

 

 

 

 

 

 

 

Q2

 

 

 

 

 

 

 

 

Q3

 

 

D1

 

D1

 

RG

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D2

 

 

 

 

 

 

 

 

 

 

D

T

 

 

 

 

 

 

 

 

D

T

 

 

 

 

 

 

 

 

D

T

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D2

 

 

2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D3

 

 

 

 

 

 

 

 

 

 

С

 

 

 

 

 

 

 

 

 

С

 

 

 

 

 

 

 

 

 

С

 

 

 

 

D3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D4

 

 

3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D4

 

 

Уст"0"

 

 

 

 

 

 

R

 

 

 

 

 

 

 

 

 

R

 

 

 

 

 

 

 

 

 

R

 

 

Прием.

 

 

4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Прием.

 

D1

 

 

D2

 

 

 

 

D3

Уст."0"

R

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

а)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

б)

 

Рис.138. Функциональная схема параллельного регистра(а), условное обозначение(б).

Прием информации производится по переднему фронту тактового им- пульса. На входах и выходах триггеров регистра могут стоять логические схе- мы для преобразования кодов в прямые или инверсные коды.

В сдвигающих регистрах выполняется сдвиг информации влево или впра- во. Информация на регистр может поступать в последовательном или парал- лельном коде и выдаваться с выходных шин в последовательном или парал- лельном коде. Следовательно, в сдвигающих регистрах можно преобразовывать коды из последовательного в параллельный и обратно. Сдвигающие регистры могут строиться на D-триггерах (рис.139а).

 

 

 

 

 

 

 

 

 

 

 

 

 

Q1

 

 

Q2

 

 

 

 

 

Q3

 

 

 

Q4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RG

1

 

Вход D

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D

D

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D

T

 

 

 

 

 

 

D

T

 

 

 

 

D

T

 

 

 

 

 

 

 

D

 

 

 

 

 

 

 

 

 

 

2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

С

 

 

 

 

 

 

 

С

 

 

 

 

 

С

 

 

 

 

 

 

 

 

С

 

 

 

 

 

 

C

 

 

 

 

3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C

 

 

 

4

 

 

 

 

 

 

 

 

R

 

 

 

 

 

 

 

R

 

 

 

 

 

R

 

 

 

 

 

 

 

 

R

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

R

 

 

 

 

Сдвиг

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

R

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Уст."0"

 

 

 

 

а)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

б)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис.139. Функциональная схема сдвигающего регистра(а) и его условное обозначение(б).

Q

Q

Q3

Q4

114

Если сдвиг в регистре в зависимости от управляющего сигнала может быть и влево и вправо, то такие регистры называются реверсивными. В сдви- гающих регистрах используются только двухступенчатые триггеры или тригге- ры с динамическим управлением. Это гарантирует сдвиг информации на один разряд по каждому импульсу синхронизации. В настоящее время выпускаются ИС параллельных регистров, сдвигающих регистров и универсальных регист- ров.

На рис.141(а) изображена микросхема К555ИР23, представляющая собой 8и разрядный параллельный регистр с динамическим управлением.

Информационные

D1

RG

6

D7

 

D2

1

входы

D3

2

D5

4

 

D4

3

 

D6

5

 

D8

7

 

8

 

C

ПРИЕМ

 

E

 

РАЗРЕШ.

 

 

 

 

 

а)

S0

S0

RG

DO

S1

S1

 

0

Dn

D

 

1

 

2

 

 

 

 

D0

 

3

 

 

4

 

D1

 

 

 

5

 

D2

 

 

 

6

Di

D3

 

 

7

 

D4

 

 

 

 

 

D5

 

 

 

D6

 

 

 

D7

 

 

Dn

D

 

 

 

 

 

C

C

 

 

 

 

 

R

R

 

 

 

 

б)

 

S1

S2

Операция

0

0

хранение

 

 

 

 

 

0

1

сдвиг

 

 

 

 

 

 

 

 

1

0

сдвиг

 

 

 

 

 

 

 

 

1

1

паралл.

прием

 

 

Рис.141. Параллельный регистр ИС К555ИР23(а), универсальный регистр ИС К155ИР13(б).

На рис.141(б) приведена микросхема К155ИР13. В зависимости от сигна- лов, подаваемых на управляющие шины S0 и S1, микросхема может работать как параллельный регистр и как сдвигающий со сдвигом влево или вправо.

Счетчиком называется последовательное цифровое устройство, предна-

 

 

 

 

 

 

Q1

 

 

Q2

 

 

 

Q3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Счетный

 

СT2

1

 

Q1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

t

вход

 

 

T

 

Q2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2

 

 

 

 

T

 

 

 

 

 

T

 

 

 

 

 

T

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C

T

 

 

 

 

T

 

 

 

 

T

 

Q1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

t

 

 

 

 

 

4

 

Q3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

t

 

 

 

R

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Уст."0"

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

t

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

а)

 

 

 

 

 

 

 

 

 

 

б)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

в)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис.142. Схема трехразрядного двоичного счетчика(а), временная диаграмма работы(б), условное обозначе- ние(в).

115

Источник: https://studfile.net/preview/16521196/