Материал: Элементы систем автоматического управления. Кириллов Ю.В

М = N_стр N_столб= 2ⁿ¹2ⁿ² = 2ⁿ¹⁺ⁿ² ,

где n=n₁+n₂ — число разрядов регистра адреса. Допустим, как и в схеме (рис. 2), M = 2¹⁰=1024 (1 К). Однако, так как в этом случае организация памяти l K x l, то для доступа ко всей хранящейся информации необходимо 10-разрядное адресное слово (А₉...А₀), т. е. n=10. Если выбрать n₁ =n₂ = 5, то число строк и столбцов будет равно 32 и матрица ЭЗЭ будет квадратной.

Разряды регистра адреса делятся на две группы: одна (n₁) определяет двоичный адрес строки (RA), другая (п₂) —двоичный адрес столбца (СА). Каждая группа разрядов адреса подается на соответствующий дешифратор (строк и столбца). Выходные сигналы дешифраторов выбирают требуемый ЭЗЭ из матрицы.

При чтении (WR/RD = 1) содержимое этой ячейки через усилитель считывания выводится в выходной триггер.

Режим записи устанавливается путем подачи в усилитель записи сигнала разрешения записи (WR`/RD = 0). Этот сигнал открывает усилитель записи, и бит входной информации поступает на внутреннюю шину ИС, с которой переписывается в выбранный по соответствующему адресу ЭЗЭ.

Указанные процессы считывания-записи могут осуществляться только в случае, если на вход CS, соединенный с входом стробирования дешифратора строки, подан разрешающий сигнал. Обычно это сигнал лог. 0. При отсутствии этого сигнала работа дешифратора строки блокируется, что эквивалентно запрещению выборки ЭЗЭ по указанному адресу. В этом случае ИС находится в режиме хранения информации и ее выходы отключены от матрицы ЭЗЭ.

Рассмотренная организация памяти обеспечивает хранение 2ⁿ x1 кодовых слов, т. е. заданному адресу соответствует один бит информации. Использование метода двумерной адресации позволяет максимально упростить схему ИС, что при заданной площади кристалла является предпосылкой получения максимально больших объемов памяти.

Как уже отмечали, статическое полупроводниковое ЗУ состоит из элементов памяти (триггеров) на биполярных или МОП- транзисторах.

На рис. 14.5,6 приведены два примера элементов ЗУ, один из которых построен на биполярных транзисторах, а другой - на n-МОП-транзисторах. Статические ЭЗЭ, использующие биполярные транзисторы, это дорогостоящие устройства, выполненные на основе различных триггерных элементов. Данный класс схем обладает на сегодняшний день максимальным быстродействием.

На рис. 14.5 приведена принципиальная электрическая схема ЭЗЭ на биполярных транзисторах. Данный элемент использует технологию ТТЛ и предназначен для применения в ЗУ с двумерной адресацией. Его основу составляют два инвертора, выполненных на трехэмиттерных транзисторах VTI и VT2. Инверторы включены последовательно и охвачены глубокой ПОС. Две пары попарно объединенных эмиттеров транзисторов образуют вывод выборки элемента CSI и CS2. Третья пара эмиттеров транзисторов образует прямой Р1 и инверсный Р2 выходы элемента, которые через входные сопротивления усилителя считывания подключены к общей шине.

Рис. 14.5

В режиме хранения на один или оба вывода выборки (CSI, CS2) ЭЗЭ подано напряжение низкого уровня. При этом триггер, образованный инверторами, находится в одном из устойчивых состояний. Предположим, что транзистор VT1 насыщен, a VT2 заперт. Весь ток насыщенного транзистора VTI замыкается через один; из выводов выборки элемента на общую шину. Поэтому в цепи выходного вывода Р1 ток отсутствует и информация из ЭЗЭ не попадает на вход усилителя считывания (U_{R вх ус} =0).

Для считывания информации на оба входа выборки элемента необходимо подать напряжение высокого уровня. При этом единственным путем протекания тока насыщенного транзистора остается выходной вывод Р1 ЭЗЭ. Этот ток создает на входном сопротивлении усилителя считывания напряжение U_{Rвх ус}, полярность которого соответствует записанной в элемент информации. Следует отметить, что при считывании из элемента информации она не теряется. При подаче на один или оба входа выборки напряжения низкого уровня триггер продолжает оставаться в том же состоянии.

При необходимости записать в элемент новую информацию на него также первоначально подаются сигналы выборки. После чего на внешних шинах устанавливается полярность напряжения, соответствующая новой информации. Для рассматриваемого случая на вывод Р1 подается напряжение высокого уровня, а на Р2 — низкого уровня. При этом так как все цепи протекания эмиттерного тока транзистора VT1 оказываются разорванными, на его коллекторе формируется напряжение высокого уровня. Это напряжение насыщает транзистор VT2, который, формируя на своем коллекторе напряжение низкого уровня, подтверждает запертое состояние транзистора VT1. В ЭЗЭ записывается новая информация. После снятия с элемента сигналов выборки новая информация будет храниться в триггере до момента очередной перезаписи. Таким образом, запись новой информации в рассматриваемый ЭЗЭ выполняется высоким уровнем входного напряжения. Если из многоэмиттерных транзисторов элемента исключить по одному эмиттеру, получим элемент для ЗУ с одномерной адресацией.

Применение в ЭЗЭ статических ОЗУ полевых транзисторов позволяет получить более высокую степень упаковки элементов, уменьшить стоимость и потребляемую мощность. Однако при этом быстродействие ОЗУ снижается. Построение ЭЗЭ статических ОЗУ на полевых транзисторах рассмотрим на примере элемента с одномерной адресацией. Его принципиальная электрическая схема приведена на рис. 14.6. Он также содержит два инвертора, но выполненных на основе ключей с нагрузочным МДП-транзистором.

Рис. 14.6

За счет введения цепи ПОС инверторы образуют структуру триггера. Выходы этого триггера через попарно последовательно включенные ограничительные резисторы R1 и R2 и транзисторы VT5 и VT6 соединены с выходными выводами Р1 и Р2 ЭЗЭ. Объединенные затворы транзисторов VT5 и VT6 образуют вывод выборки элемента CS.

Допустим, что в некоторый момент времени транзистор VT1 включен, а транзистор VT2 заперт. Если на вход выборки подано напряжение, недостаточное для отпирания транзисторов VT5 и VT6, триггер фактически отключен от выходных выводов P1 и Р2 ЭЗЭ, и информация на этих выводах отсутствует. ЭЗЭ находится в режиме хранения. Очевидно, что это состояние может длиться сколь угодно долго.

14.2. Интегральные микросхемы ис пзу

Постоянные запоминающие устройства предназначены для хранения постоянной или редко меняющейся информации: таблиц, функций, констант, управляющей информации. Информация в ПЗУ сохраняется при отключении источника питания.

ПЗУ создаются на основе полупроводниковых БИС. Ячейки памяти в ПЗУ представляют не триггеры, как в ОЗУ, а ключи. Накопитель ПЗУ обычно выполняется в виде двух параллельных систем перекрещивающихся шин, в точках перекрещивания которых либо есть, либо отсутствует соединяющий их элемент. Наличие соединения может означать, например, «1», а его отсутствие — «0». Микросхемы ПЗУ имеют словарную организацию, поэтому информация из них считывается в виде n-разрядного двоичного кода (слова).

Совокупность элементов памяти, в которых размещаются отдельные разряды этого слова, называется ячейкой памяти. При этом каждая ячейка имеет свой m-разрядный адрес, так что общее число ячеек в микросхеме равно 2^т, а информационная емкость микросхемы составляет п х 2^т бит. Чаще всего в качестве элементов памяти используют ключи на биполярных или МОП-транзисторах либо диоды.

По способу занесения информации микросхемы ПЗУ подразделяют на три группы:

-масочные ПЗУ (ПЗУМ), однократно программируемые изготовителем по способу фотошаблона (маски);

-ПЗУ, однократно программируемые пользователем (ППЗУ) в специальных устройствах — программаторах;

-репрограммируемые ПЗУ (РПЗУ), допускающие многократное программирование пользователем.

Программирование масочного ПЗУ заключается в формировании на одной из завершающих технологических операций схемы необходимых соединений (задание состояния ключей) по заранее изготовленному шаблону. Это иллюстрирует участок матрицы (рис.14.7, а), в которой наличие контакта эмиттера транзистора с шиной условно показано зачерненным кружком. Легко видеть, что при поступлении на адресную шину X_i, сигнала выборки на шинах Y_j-1 , и Y_j+l будет присутствовать высокий потенциал, поступающий от источника питания через открытые ключи, а на Yj — низкий, так как ключ VT_j не имеет соединения с шиной.

На рис. 14.7,б приведён элемент ППЗУ на многоэмиттерном транзисторе с пережигаемыми перемычками при программировании пользователем.

а)

б)

Рис. 14.7

Один из вариантов организации ПЗУ со структурой 32x8 (32 слова по 8 разрядов в каждом) изображен на рис 14.8. Здесь выборка нужного слова производится дешифратором номера строки, а вход стробирования V разрешает считывание восьмиразрядного слова с выходов Q1...Q8.

Рис. 14.8

Основным элементом, используемым для обеспечения хранения информации, является перемычка на определенном участке электрической цепи. Действительно, при наличии перемычки возникает цепь для протекания тока (состояние лог. 1); при отсутствии перемычки цепь для протекания тока отсутствует (состояние лог. 0). Процесс организации перемычек называется программированием ПЗУ.

В ПЗУ запись информации (программирование) происходит заранее, вне вычислительного устройства с применением дополнительных технологических операций, таких как напыление перемычек или их разрушение на специальной установке, называемой программатором. Поэтому процесс программирования ПЗУ сводится к нескольким вариантам.

1. При изготовлении масочных ПЗУ (ПЗУМ) на заводе изготовителе производится нанесение перемычек в нужных участках схемы с помощью фотошаблонов — масок, которые делают по заказу пользователя микросхемы. Этот способ программирования является самым дешевым и предназначен для крупносерийного производства. ПЗУМ изготавливают по ТТЛ, ТТЛШ, п-,p-канальной МОП и КМОП-технологиям.

2. ПЗУ, программируемые пользователем (ППЗУ), отличаются тем, что микросхема поступает пользователю с полным набор возможных перемычек, и пользователь программирует (пережигает) перемычки на специальных установках в соответствии со своими задачами. ППЗУ могут быть изготовлены по ТТЛШ, И²Л, n-МОП, ЭСЛ и КМОП-технологиям.

3. Перепрограммируемые ПЗУ, или репрограммируемые ПЗУ (РПЗУ) позволяют многократно изменять хранимую информацию

Однократно программируемые ПЗУ

Как правило, ПЗУ организовано по словарному принципу, и перемычки представляют собой ряд, образующий ячейку памяти. Следовательно, все запоминающие элементы ряда, образующие ячейку памяти, должны иметь ключи доступа, в качестве которых выступают диоды или транзисторы, выполненные по различным технологиям. Например, в эмиттерной цепи биполярного транзистора находится перемычка, обеспечивающая протекание тока в транзисторе (рис.14.9, а). В схеме диодного ПЗУ (рис. 14.9, б) ток протекает только при наличии перемычки в цепи адресная шина (АШ) — диод — перемычка — разрядная шина (РШ).

В приведенных примерах ПЗУ наличие перемычек или их отсутствие можно запрограммировать любым способом.

Рассмотрим процессы, происходящие при считывании.

а)

б)

Рис. 14.9

В схеме на рис. 14.9, а показано ПЗУ на основе многоэмиттерного транзистора (МЭТ). При подаче необходимого адресного сигнала обращения к выбранной ячейке на базу выбранного транзисторного ключа поступает отпирающее напряжение, в результате чего в зависимости от наличия перемычек в эмиттерных цепях транзистора и соответственно в выходных разрядных шинах будет присутствовать или отсутствовать ток, что воспринимается как считанные лог. 1 или лог. 0.

Схемы ПЗУ на основе диодных матриц работают аналогично схемам с использованием транзисторных ключей. При возбуждении адресной шины токи появляются только в тех разрядных шинах, в цепи диодов которых есть перемычки.

Схема ПЗУ на МОП-транзисторах работает аналогично и представлена на рис. 14.10. При адресном обращении лог. 0 будет считываться только с тех разрядных шин, которые через МОП-транзистор и соответствующую ему перемычку соединены с общей шиной. В остальных случаях с разрядных шин считывается лог. 1.

Рис. 14.10

На рис. 14.11 приведен пример программирования ПЗУМ на основе МОП-транзистора с тонким и толстым слоями диэлектрика.

Рис. 14.11

ЗЭ накопителя выполняется на МОП-транзисторе с тонким или толстым слоем диэлектрика под затвором в зависимости от того, какая информация должна храниться в нем. Запись информации в ПЗУМ на МОП-транзисторах производится с помощью сменного,

заказного фотошаблона. В соответствии с заказом осуществляется наращивание слоя диэлектрика. ПЗУ организовано аналогично схеме, показанной на рис. 14.8. При обращении по адресу на адресную шину соответствующего слова подается напряжение 4...5 В, при котором в МОП-транзисторе с тонким слоем диэлектрика образуется канал, соединяющий области истока и стока, а в транзисторе с толстым слоем диэлектрика такой канал не образуется. Истоки всех транзисторов подсоединены к корпусу, поэтому в соответствующих разрядных шинах будут считываться лог. 0. В МОП-транзисторах с толстым слоем диэлектрика под затвором канал образуется при пороговом напряжении порядка 30 В, т.е. напряжения на затворе порядка 5 В недостаточно для образования канала, что соответствует отсутствию транзистора. Поэтому при обращении к данному слову в соответствующем разряде будет считан высокий уровень напряжения источника питания — лог. 1.

Репрограммируемые ПЗУ

Существенный недостаток БИС полупроводниковых ПЗУ заключается в том, что программирование в них возможно только один раз. При необходимости коррекции информации, хранимой в ПЗУ, например при отладке программ или уточнении задачи, решаемой ЭВМ, возникает необходимость в частичной замене БИС ПЗУ. Эти проблемы можно решить, применив репрограммируемые ПЗУ (РПЗУ), способные не только практически бесконечно долго хранить информацию при отключении питания (энергонезависимые РПЗУ), но и при необходимости допускающие запись новой информации электрическим способом. Считывание хранимой в РПЗУ информации осуществляется обычно за сотни наносекунд, а стирание старой информации и последующая запись новой требуют гораздо больше времени. По способу стирания информации различают РПЗУ со стиранием ультрафиолетовыми лучами (РПЗУ-УФ) и РПЗУ с электрическим стиранием (РПЗУ-ЭС). В РПЗУ-УФ в качестве запоминающего элемента используется МОП-транзистор с одним так называемым плавающим затвором или чаще МОП-транзистор с двойным затвором — плавающим и управляющим. В РПЗУ-ЭС используется МОП-транзистор с двойным затвором или транзистор со структурой металл-нитрид кремния (Si₃N₄)—диоксид кремния SiО₂ —полупроводник (МНОП-транзистор). Структура МОП-транзисторов с плавающими затворами (рис. 14.12 и 14.13) характеризуется наличием проводящего слоя (обычно из кристаллического кремния), расположенного над областью канала изолированного от остальных областей транзистора диоксидом кремния SiO₂.

Рис. 14.12

Принцип работы этих приборов основан на лавинном пробое p-n-перехода (сток- подложка) при подаче на сток достаточно большого обратного напряжения (15... 30 В). При этом у прибора с двойным затвором на управляющий затвор подается достаточно высокое напряжение той же полярности (см. рис. 7).